[发明专利]偏差驱动的总线感知总体布线方法有效

专利信息
申请号: 201911043089.9 申请日: 2019-10-30
公开(公告)号: CN110795908B 公开(公告)日: 2022-12-13
发明(设计)人: 刘耿耿;朱伟大;郭文忠;黄兴;陈国龙 申请(专利权)人: 福州大学
主分类号: G06F30/392 分类号: G06F30/392
代理公司: 福州元创专利商标代理有限公司 35100 代理人: 陈明鑫;蔡学俊
地址: 350108 福建省福州市*** 国省代码: 福建;35
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种偏差驱动的总线感知总体布线方法,首先将多层的布线信息和资源投影到2D平面上,在预布线阶段采用偏差驱动的边转移方法得到一个优质的拓扑结构,并使用总线感知的L型布线,得到一个初始布线结果;在拆线重布阶段采用多阶段的双迷宫策略,用来减少溢出和控制偏差的产生;在后布线阶段进行精炼,进一步减少偏差,最终能获得一个高质量的布线结果。本发明考虑总线的长度匹配问题,能够得到一个高质量的布线结果,有效的提高芯片的性能。
搜索关键词: 偏差 驱动 总线 感知 总体 布线 方法
【主权项】:
1.一种偏差驱动的总线感知总体布线方法,其特征在于,包括以下步骤:/n(1)准备阶段:/n步骤S1:将多层的布线信息和资源投影到2D平面上;/n步骤S2:使用FLUTE算法构造出所有线网的直角斯坦纳最小树,紧接着将其分解,得到一系列的引脚对;/n步骤S3:根据引脚对中两个引脚的位置,按照以下规则生成拥塞代价图;/n(2)预布线阶段:/n步骤S4:根据拥塞代价图,采用偏差驱动的边转移方法,得到一个优质的拓扑结构;/n步骤S5:采用总线感知的L型布线,得到初始布线结果;/n(3)拆线重布阶段:/n步骤S6:根据初始布线结果,识别拥塞区间,并在拥塞区间内产生拥塞区域;/n步骤S7:重布总线线网和非总线引脚对,并判断是否有溢出,若无溢出则进入后布线阶段,若有溢出则进行步骤S8;/n步骤S8:重布所有引脚对,并判断是否达到用户预设值或者有无溢出,若达到或者没有溢出,则进入后布线阶段,否则跳转至步骤S6;/n(3)后布线阶段/n步骤S9:根据拆线重布阶段得到的结构,判断是否有溢出,若有溢出,则对这些溢出边使用迷宫布线在整个区域进行重布;否则进行步骤S10;/n步骤S10:使用长度限制的混合单向单调布线重布所有的总线引脚对,当重布以后的新路径长度等于引脚对所形成边界框的半周长,则新路径替换原路径,否则路径不变;得到最终的布线结果。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于福州大学,未经福州大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201911043089.9/,转载请声明来源钻瓜专利网。

同类专利
  • 基于移动高速串行计算机扩展总线标准模块的交换板卡-202311199097.9
  • 曹桢 - 北京傲星科技有限公司
  • 2023-09-18 - 2023-10-27 - G06F30/392
  • 本发明提供了一种基于移动高速串行计算机扩展总线标准模块的交换板卡,包括:设置有交换芯片、逻辑管理芯片和金手指的核心板,设置有MXM连接器、接口转换芯片和对外接口的载板;核心板通过金手指与MXM连接器相连接;交换芯片与逻辑管理芯片、接口转换芯片通讯连接;接口转换芯片与对外接口通讯连接;对外接口用于连接外部模块;接口转换芯片,用于进行信号转换,实现对外接口与交换芯片的数据交互;交换芯片,用于进行数据交换处理;逻辑管理芯片,用于对交换芯片的信号端口进行配置。应用本发明的交换板卡,其由核心板和载板连接构成。核心板的设计可以复用,在重新开发交换板卡时,仅需设计载板,可减少开发工作量,提高开发效率。
  • 芯片设计的全局布线拥塞图确定方法及相关设备-202311206708.8
  • 袁晓林;吴海薇;王铭正;周亮 - 芯行纪科技有限公司
  • 2023-09-19 - 2023-10-27 - G06F30/392
  • 本申请提供的一种芯片设计的全局布线拥塞图确定方法及相关设备,该方法包括:根据经过全局网格划分的芯片设计版图确定全局网格划分结果;根据全局网格划分结果,确定目标绕线层对应的绕线信息以及目标绕线层中目标网格的绕线资源信息;根据绕线信息以及绕线资源信息,确定目标网格对应的拥塞结果;以及,根据拥塞结果确定预设形状的显示标识,并在目标网格中沿其所在的目标绕线层的绕线方向,显示显示标识以及拥塞结果以得到拥塞图。
  • 一种埋电容的金属等效模型的构建方法-202311063722.7
  • 郭茹;徐刚;吴寅芝;李懿楠;吴培伟;谢仰彬 - 芯瑞微(上海)电子科技有限公司
  • 2023-08-23 - 2023-10-27 - G06F30/392
  • 本发明提出一种埋电容的金属等效模型的构建方法,该方法包括确定埋电容在PCB板上的位置;构建埋电容的金属等效模型,所述模型包括金属体和介质,所述金属体包括第一金属体和第二金属体,所述介质用于模拟埋电容且具有与埋电容对应的位置和尺寸,所述第一金属体和所述第二金属体分别包裹所述介质的两端,所述金属等效模型具有多层叠层结构;设置所述介质、所述第一金属体和所述第二金属体的规格参数;将所述第一金属体和所述第二金属体分别连接过孔;设置所述金属等效模型的叠层结构中每一层的参数。本发明可以实现PCB板仿真模拟时埋电容附近过孔的通流,为后续直流电/电热分析提供便利,以便及时定位设计不合理的区域并优化布局,降低试错成本。
  • 一种缓冲器的版图构造方法、时钟树生成方法及装置-202310735640.6
  • 万力涛;何鸥;焦文利;贾越辉;郭少锋;黄咏安 - 合芯科技有限公司;合芯科技(苏州)有限公司
  • 2023-06-20 - 2023-10-27 - G06F30/392
  • 本发明公开了一种缓冲器的版图构造方法、时钟树生成方法及装置,所述版图构造方法包括:在输出引脚层的几何中心位置上下堆叠设置第一金属和第二金属;在输入引脚层的上下边缘预设距离位置处分别平铺设置第三金属和第四金属;其中,第三金属的长度和第四金属的长度与平铺位置处的输入引脚层长度一致;获取时钟绕线层的绕线规则,基于绕线规则将输入引脚层部署至预设绕线轨道;采用相互垂直的第一绕线方向和第二绕线方向对第一金属和第二金属进行绕线;其中,输出引脚层为顶层绕线层;采用水平绕线方向沿输入引脚层的四周进行绕线;其中,输入引脚层为次顶层绕线层。本发明通过改进缓冲器的结构部署简化时钟树的生成流程,降低人工绕线参与程度。
  • 分布式随机行走寄生电容提取方法、装置、设备及介质-202311037641.X
  • 刘鹏翃;刘帅龙;胡超;喻文健 - 北京超逸达科技有限公司
  • 2023-08-17 - 2023-10-27 - G06F30/392
  • 本发明涉及一种分布式随机行走寄生电容提取方法、装置、设备及介质,其中,方法包括:对目标全电路版图进行切割,得到多个等尺寸的正方形区域,获取每个正方形区域对应的寄生电容提取的RWCAP计算子任务;将每个正方形区域对应的RWCAP计算子任务输入至预设RWCAP计算引擎,得到每个RWCAP计算子任务对应的寄生电容独立结果;基于预设电容值合并规则,合并每个RWCAP计算子任务对应的寄生电容独立结果,得到全电路版图的最终寄生电容结果。由此,解决了现有RWCAP寄生电容提取技术在对大型版图及包含大量导体的寄生电容进行提取时,存储空间和CPU时间等计算资源消耗过大等问题。
  • 集成电路制造刻蚀效应建模方法、装置、设备及存储介质-202311040297.X
  • 胡超;喻文健;刘鹏翃 - 北京超逸达科技有限公司
  • 2023-08-17 - 2023-10-27 - G06F30/392
  • 本发明涉及一种集成电路制造刻蚀效应建模方法、装置、设备及存储介质,其中,方法包括:将目标常数线宽变化量模型、目标基于原始线宽或线间距的线宽变化量模型、目标梯形截面倾斜角度线宽变化量模型和目标基于通孔长度或宽度线宽变化量模型写入工艺文件中;根据实际电路设计版图生成实际电路设计版图互连线的三维结构,基于三维结构查询工艺文件,得到相应模型中互连线的线宽修正量;根据线宽修正量生成基于刻蚀效应的相应模型的互连结构,根据互连结构对实际电路设计版图进行校正,得到最终建模结果。由此,解决了现有技术在进行寄生参数提取时并未考虑刻蚀效应以对互连线的几何结构进行修正,使得提取出的寄生参数准确度较低等问题。
  • 印制线路板设计图的生成方法、印制电路板及其制作方法-202110013566.8
  • 汤付康;樊刚 - 深圳沸石智能技术有限公司
  • 2021-01-06 - 2023-10-27 - G06F30/392
  • 本申请公开了一种印制线路板设计图的生成方法、印制电路板及其制作方法,属于印制线路板设计领域。本申请的印制线路板设计图的生成方法所生成的设计图,包括第一网络图形、第二网络图形、第一焊盘图形、第二焊盘图形、第一导线图形、第二导线图形和第一标记图形。该设计图的仿真电路根据设计图中除标记图形之外的其他图形生成。在该设计图的仿真电路中,第一焊盘图形和第二焊盘图形彼此间隔,从而使第一网络图形和第二网络图形没有连接在一起,可以避免印制线路板设计图上两个信号网络连接在一起而无法通过电路检测,从而提高电路检测的准确性。
  • 芯片及数据处理装置-202310862960.8
  • 唐坤;陈世超;刘鹏飞;李志斌;孙三春;张楠赓 - 上海嘉楠捷思信息技术有限公司
  • 2023-07-13 - 2023-10-24 - G06F30/392
  • 本申请实施例提供一种芯片及数据处理装置,其中,芯片包括子版图区,子版图区包括在第一方向贴靠排布的第一级逻辑单元版图区和第二级逻辑单元版图区,在第二方向上第二级逻辑单元版图区的尺寸与第一级逻辑单元版图区的尺寸不相等,第一级逻辑单元版图区和第二级逻辑单元版图区形成版图面积节省区,子版图区为至少两个,至少两个子版图区构成主版图区;其中,第一方向与第二方向同处于一平面且相互垂直。本申请实施例的技术方案可以减小主版图区的占用空间,实现芯片整体的面积节省和利用,提升芯片的有效利用率,进而改善芯片的性能。
  • 版图及布线方法、比较方法、制备方法、设备和存储介质-202210377288.9
  • 李忠华;宋志浩 - 长鑫存储技术有限公司
  • 2022-04-11 - 2023-10-24 - G06F30/392
  • 本公开实施例涉及半导体技术领域,提供一种版图及布线方法、比较方法、制备方法、设备和存储介质,版图布线方法包括:获取版图中所有端口的命名,且端口具有第一节点和第二节点;检测端口的第一节点和第二节点是否均通过实际连接层与其他端口连接,若否,将第一节点和/或第二节点未与实际连接层连接的端口作为待连接端口;采用虚拟连接层连接命名相同的至少两个待连接端口。本公开实施例至少有利于降低版图布线的修改次数,以及有利于提高版图布线的准确性和版图布线效率。
  • 一种芯片的模块排布方法及相关设备-202210327030.8
  • 开昰雄;贝泽华;王滨;姜守高;黄宇 - 华为技术有限公司
  • 2022-03-30 - 2023-10-24 - G06F30/392
  • 本申请涉及芯片布图领域,公开了一种芯片的模块排布方法,方法包括:获取目标芯片的多个电路模块的第一约束;根据第一目标,对目标芯片内的多个电路模块进行排布,以得到第一芯片排布;其中,在进行排布时第一约束用于作为多个电路模块的软约束;根据第二目标,将第一约束作为多个电路模块之间排布的硬约束,对第一芯片排布中多个电路模块的排布进行调整,以得到第二芯片排布。本申请将第一约束作为软约束进行一次芯片排布,再将第一约束作为硬约束,对芯片排布结果进行精调,在优化了电路模块之间的线长的情况下,可以确保排布结果满足芯片设计的既定约束。
  • 一种基于电气数据集成的模块化封装系统及方法-202310956168.9
  • 李中清;张政 - 江苏杰太光电技术有限公司
  • 2023-08-01 - 2023-10-24 - G06F30/392
  • 本发明提供了一种基于电气数据集成的模块化封装系统及方法,从电气数据库中获取电气各个模态的类,所述类包括功能块和结构体,用所述类创建对象,以将所述类实例化,从而为所述类开辟内存空间;实例化后的所述对象包括关联有所述功能块中的各个功能数据的所述输入引脚和所述输出引脚。封装库包括若干个模组封装功能单元,每个所述模组封装功能单元对应电气系统的若干功能部件中的一个;所述模组封装功能单元包括若干组引脚,所述引脚包括输入引脚和输出引脚,所述输入引脚对应电气控制动作,所述输出引脚对应电气控制结果;同组的所述输入引脚与一个或多个所述输出引脚相对应。
  • 自适应封装基板预缩方法、装置、电子设备及存储介质-202311189419.1
  • 赵家骏;尹鹏跃;孙钰铭;刘艳菲;陈桂芳;陈晓强;田佳 - 北京燧原智能科技有限公司
  • 2023-09-15 - 2023-10-24 - G06F30/392
  • 本申请实施例公开了一种自适应封装基板预缩方法、装置、电子设备及存储介质。该方法包括:根据接收到的第一用户交互信息,确定原设计图中的待转移区域和待转移区域中包含所有焊盘的第一焊盘区域;按照信息抓取需求,从待转移区域和第一焊盘区域中抓取预缩基础信息;根据预缩基础信息确定预缩参数,并根据预缩参数对新设计图中与待转移区域中元素相对应的元素进行预缩。基于此,本申请的实施例能够自动实现预缩参数的计算,从而根据该预缩参数对不同的元素进行预缩,实现了自动化预缩,避免了人工修改相关比例,减少了人工的耗费。
  • 一种同封装不同电压芯片设计兼容方法及电路-202311196638.2
  • 程维;潘振助;樊来泰 - 成都电科星拓科技有限公司
  • 2023-09-18 - 2023-10-24 - G06F30/392
  • 本发明提供一种同封装不同电压芯片设计兼容方法及电路,所述方法包括:找到PCB板上被替代芯片中未使用的悬空PIN;设计替代芯片时,与所述被替代芯片中未使用的悬空PIN的相同位置的封装内部,强制下拉为接地PIN;在PCB板应用时,对被替代芯片中未使用的悬空PIN或者替代芯片下拉为接地PIN的相同位置,做外部电阻上拉处理,使得被替代芯片或替代芯片的该PIN对外呈现高电平或低电平;根据高电平或低电平识别为被替代芯片或替代芯片,从而按照不同分压比输出相应的电压。本发明通过替代芯片内部的冗余PIN设计方案实现替代芯片和被替代芯片的自动识别,达成了PIN2PIN兼容。
  • 量子比特版图的焊盘布图方法、装置、电子设备及介质-202210336049.9
  • 熊秋锋;张宇;张钧云;郑世杰;李孜怡 - 本源科仪(成都)科技有限公司
  • 2022-03-31 - 2023-10-24 - G06F30/392
  • 本申请提供一量子比特版图的焊盘布图方法、装置、电子设备及介质,能够解决相关技术中焊盘手动绘制效率低、容易出错的问题,能够自动绘制焊盘,可以提高版图绘制的效率和精准度。该方法包括:在多个离子注入层外围确定限位框;根据每一个离子注入层距离限位框最近的边缘,在限位框上确定一个对应的第一插入点;其中,第一插入点的数量与离子注入层的数量相等;在限位框上除第一插入点的其他位置确定第二插入点;其中,第一插入点和第二插入点的数量之和与导电盘的数量一致;在第一插入点生成用于连接导电盘且走线跨越离子注入层的焊盘,在第二插入点生成用于连接导电盘且走线不跨越离子注入层的焊盘。
  • PCB板元器件封装尺寸匹配判断方法-201911013330.3
  • 黄建林;胡源 - 昆山普尚电子科技有限公司
  • 2019-10-23 - 2023-10-24 - G06F30/392
  • 本发明公开了一种PCB板元器件封装尺寸匹配判断方法。本发明一种PCB板元器件封装尺寸匹配判断方法,包括:在PCB设计过程中,完成所有器件的布局后,将顶层的器件布局图按1:1的尺寸通过打印机打印出来,获得第一照片;将底层的器件布局图镜像后按照1:1的尺寸通过打印机打印出来,获得第二照片;将所有新建封装的器件实物对照打印出来的封装图摆放上去,通过视觉识别的方法判断尺寸是否对应不影响焊接,经过这样的过程就能保证PCB库不存在焊接问题。本发明的有益效果:采用此种方案,能让PCB设计人员设计出来的封装库与实际器件完全对应,PCB设计时间和设计质量得到保证。
  • 配对图形的插入方法、设备和存储介质-202010302925.7
  • 张兴洲 - 上海华虹宏力半导体制造有限公司
  • 2020-04-17 - 2023-10-24 - G06F30/392
  • 本申请公开了一种配对图形的插入方法、设备和存储介质,包括:在集成电路版图插入第一配对图形;沿插入方向,在距离第一配对图形预定距离的位置插入第二配对图形,第二配对图形是与第一配对图形在形状上匹配的图形;当第一配对图形和第二配对图形中存在任一配对图形不满足配对图形插入标准时,沿移动方向移动第一配对图形和第二配对图形,直至第一配对图形和第二配对图形满足配对图形插入标准。本申请通过在集成电路版图中插入在形状上相互匹配的第一配对图形和第二配对图形,通过移动第一配对图形和第二配对图形以满足配对图形插入标准,在实现了在集成电路版图中自动插入配对图形的基础上,降低了配对图形的插入错误几率。
  • 估测电路设计的配电网络的供电噪声的方法与系统-201711012081.7
  • 李惠宇;甘皓天 - 台湾积体电路制造股份有限公司
  • 2017-10-26 - 2023-10-24 - G06F30/392
  • 一种估测电路设计的配电网络(PDN)的供电噪声的方法与系统,包括:为电路设计的配电网络提供符号形式的配电网络图,符号形式的配电网络图包括具有多个图节点的至少第一网格;对设置在符号形式的配电网络图的分支上的至少一个寄生组件以及设置在符号形式的配电网络图的两个相应图节点处的一对电流源进行建模;基于寄生组件与一对电流源之间的相互关联的传导行为来提供矩阵方程,其中矩阵方程包括表示一对电流源的电流源项以及表示符号形式的配电网络图的至少一个图节点的电压电平的未知变量项;以及基于矩阵方程,在使电流源项保持不变的同时,将未知变量项在频域中展开成多个数学分量之和。另一种方法亦被提供。
  • 一种集成电路的布局方法、系统、设备和存储介质-202310947434.1
  • 高鹏;于涛 - 曲阜师范大学
  • 2023-07-31 - 2023-10-20 - G06F30/392
  • 本发明涉及集成电路设计技术领域,具体为一种集成电路的布局方法、系统、设备和存储介质,该方法基于宏单元总特征信息、网表连接信息和网表元信息,引导当前宏单元选择合适的布局位置,接着先将标准单元分布在已固定的宏单元的四周,然后使用片上通信布局进一步优化标准单元的位置,完成整个集成电路的布局,该布局方法可布线性强,能够降低半周线长长度,降低传输时延,提升传输性能,还能够降低时间复杂度,提升布局效率。
  • 晶片规划方法与系统-202310873711.9
  • 马汉腾;冯兴东;袁嘉慧 - 上海财经大学
  • 2023-07-17 - 2023-10-20 - G06F30/392
  • 本发明公开了一种晶片规划方法与系统,通过拓展的匈牙利算法,即,将任一晶片对应为第一顶点;将每个类中所能包括的所述晶片的最大值作为每个类对应的顶点个数,任一所述顶点连接任一可匹配的所述第一顶点,再采用递归的方式对未进行匹配的第一顶点查找增广路径,使得每个类中的晶片个数达到每个类所能包括的所述晶片的最大值,实现一类与多个晶片之间的匹配,提高可归类的晶片数量与晶片的总价值,再通过模拟退火和吉布斯抽样算法的结合实现数据优化,提高了晶片优化率,并提升了晶片的优化速度。
  • 模拟电路对称约束确定方法、训练方法、装置及电子设备-202310863811.3
  • 徐奇;王利杰;陈松;康一 - 中国科学技术大学
  • 2023-07-13 - 2023-10-20 - G06F30/392
  • 本公开提供了一种模拟电路对称约束确定方法、训练方法、装置及电子设备,涉及人工智能和模拟电路技术领域。该方法包括:将待检测电路特征矩阵输入经训练的模拟电路对称约束提取模型,得到对称约束值,待检测电路特征矩阵是通过对待检测电路图进行特征提取得到的,待检测电路特征矩阵包括节点特征矩阵和边特征矩阵;将对称约束值进行匹配处理,得到匹配结果;根据对称约束值和匹配结果,确定对称约束结果,该得到对称约束值包括:处理节点特征矩阵,得到标准化节点特征矩阵;处理边特征矩阵,得到标准化边特征矩阵;根据标准化节点特征矩阵和标准化边特征矩阵,得到权重节点特征矩阵;根据权重节点特征矩阵和节点特征矩阵,得到对称约束值。
  • 一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统-202310410683.7
  • 潘仲豪 - 上海超捷芯软科技有限公司
  • 2023-04-17 - 2023-10-20 - G06F30/392
  • 本发明提供一种基于采样点数目优化的改进的Scaled Sigma Sampling方法及系统,包括以下步骤:在所述初始采样点的基础上新增采样点;最小化新增采样点后实际失效率估计值的对数的方差,根据最小化结果确定所需新增采样点的实际数目;根据初始采样点的实际数目和新增采样点的实际数目确定总采样点数目;根据所述总采样点确定集成电路实际失效率的最终的准确率高的估计值;本发明的有益效果为:本发明根据最小化结果确定所需新增采样点的实际数目,然后根据初始采样点的实际数目和新增采样点的实际数目确定总采样点数目,再根据总采样点确定集成电路实际失效率的最终的准确率高的估计值,从而使得在保证失效率估计值的精度的同时有效地控制分析成本。
  • 用于芯片排版的方法、设备和介质-202310948083.6
  • 请求不公布姓名 - 全芯智造技术有限公司
  • 2023-07-31 - 2023-10-20 - G06F30/392
  • 根据本公开的示例实施例提供了用于芯片排版的方法、设备和介质。在该方法中,获取多个元素,该多个元素中的每个元素表示待摆放在排版区域内的多个芯片中的一个芯片。然后,按照多个元素的摆放顺序,依次从多个元素中选择目标元素。进一步地,将排版区域作为目标区域来针对目标元素执行以下排版操作:基于目标区域的边界、以及目标区域中已摆放的至少一个参考元素,确定用于从目标元素的初始位置起在第一方向上移动目标元素的多个候选第一距离;以及基于多个候选第一距离,将目标元素摆放在目标区域中。以此方式,一方面可以减少待摆放元素在第一方向上所需要遍历的候选移动距离的数目,从而提高排版效率。另一方面,可以提高晶圆的面积利用率。
  • 基于SystemC的平面剪裁中GPU几何图元起始标记管理的TLM装置-201911414654.8
  • 刘莎;李冲;周艺璇;杨洋;张佩;范飞虎 - 西安翔腾微电子科技有限公司
  • 2019-12-31 - 2023-10-20 - G06F30/392
  • 本发明涉及一种基于SystemC的平面剪裁中GPU几何图元起始标记管理的TLM装置,包括:几何图元存储单元,用于存储几何图元中第一图元顶点的图元顶点包;图元命令解析单元,用于根据图元顶点包中的第一起始标记设置第一裁剪标记;第一图元裁剪单元,用于根据平面裁剪时若干第一图元顶点形成的基本图元与裁剪平面的相交关系判断基本图元中每条第一线段与裁剪平面的关系,然后根据每条第一线段与裁剪平面的关系更新第一裁剪标记为第二裁剪标记或保留第一裁剪标记;图元输出控制单元,用于当判断基本图元中所有第一线段均处理完成时,根据第二裁剪标记设置裁剪得到的几何图元中第二图元顶点的起始标记信息。该TLM装置通过事务级建模大大缩减了GPU的设计周期。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top