[发明专利]一种基于FPGA的通用异步收发传输器以及片上系统在审
| 申请号： | 201910953536.8 | 申请日： | 2019-10-09 |
| 公开（公告）号： | CN110795382A | 公开（公告）日： | 2020-02-14 |
| 发明（设计）人： | 崔明章;刘建华;刘锴;王铜铜;马得尧;贾瑞华;孙杰 | 申请（专利权）人： | 广东高云半导体科技股份有限公司 |
| 主分类号： | G06F15/17 | 分类号： | G06F15/17;G06F15/78 |
| 代理公司： | 44280 深圳市威世博知识产权代理事务所(普通合伙) | 代理人： | 李庆波 |
| 地址： | 510000 广东省广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种基于FPGA的通用异步收发传输器以及片上系统，该通用异步收发传输器基于FPGA逻辑资源实现，并连接微控制单元与外部设备，该通用异步收发传输器包括：系统总线接口，连接微控制单元的系统总线，用于建立与微控制单元之间的通信连接；多个外设UART，分别连接对应的外部设备，用于建立与对应的外部设备之间的通信连接；控制器，连接系统总线接口和多个外设UART，用于根据系统总线接口从微控制单元接收的地址对相应的外设UART进行控制。通过上述方式，实现了MCU对UART的动态调整和管理，增加了MCU的扩展性和通用性，降低了设计复杂度。 | ||
| 搜索关键词： | 外部设备 通用异步收发传输器 外设 连接微控制单元 系统总线接口 微控制单元 通信连接 设计复杂度 扩展性 动态调整 连接系统 逻辑资源 片上系统 系统总线 总线接口 控制器 申请 管理 | ||
【主权项】：
1.一种基于FPGA的通用异步收发传输器，其特征在于，所述通用异步收发传输器基于FPGA逻辑资源实现，并连接微控制单元与外部设备，所述通用异步收发传输器包括：/n系统总线接口，连接所述微控制单元的系统总线，用于建立与所述微控制单元之间的通信连接；/n多个外设UART，分别连接对应的外部设备，用于建立与对应的所述外部设备之间的通信连接；/n控制器，连接所述系统总线接口和所述多个外设UART，用于根据所述系统总线接口从所述微控制单元接收的地址对相应的所述外设UART进行控制。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东高云半导体科技股份有限公司，未经广东高云半导体科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910953536.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于FPGA的通用异步收发传输器以及片上系统-201910953536.8
- 崔明章;刘建华;刘锴;王铜铜;马得尧;贾瑞华;孙杰 - 广东高云半导体科技股份有限公司
- 2019-10-09 - 2020-02-14 - G06F15/17
- 本申请公开了一种基于FPGA的通用异步收发传输器以及片上系统，该通用异步收发传输器基于FPGA逻辑资源实现，并连接微控制单元与外部设备，该通用异步收发传输器包括：系统总线接口，连接微控制单元的系统总线，用于建立与微控制单元之间的通信连接；多个外设UART，分别连接对应的外部设备，用于建立与对应的外部设备之间的通信连接；控制器，连接系统总线接口和多个外设UART，用于根据系统总线接口从微控制单元接收的地址对相应的外设UART进行控制。通过上述方式，实现了MCU对UART的动态调整和管理，增加了MCU的扩展性和通用性，降低了设计复杂度。
- 一种物联网芯片系统-201920938516.9
- 张俊峰 - 张俊峰
- 2019-06-20 - 2020-02-14 - G06F15/17
- 本实用新型提供一种物联网芯片系统，包括至少一个实时处理器、至少一个应用处理器和通用运算处理器，其中，每个实时处理器分别连接所有所述应用处理器和所述通用运算处理器，且所述至少一个应用处理器或所述通用运算处理器由所述至少一个实时处理器根据所接收或检测的数据量的大小唤醒。该实用新型通过实时处理器控制应用处理器和通用运算处理器的睡眠和唤醒，可以降低整个系统的功耗，另外还有控制不同的业务由不同的处理器进行处理，充分利用资源，提高系统性能。
- 一种数据处理电路、系统及数据处理方法-201610095635.3
- 吕阳;李泽泉;尚敬;戴计生;徐绍龙;罗云飞;倪大成;李雪江;郑良广;邱岳峰 - 中车株洲电力机车研究所有限公司
- 2016-02-22 - 2020-02-07 - G06F15/17
- 本发明公开了一种数据处理电路、系统及数据处理方法，电路包括：多核可编程逻辑和2个以上的单核DSP，多核可编程逻辑进一步包括FPGA核和1个以上的ARM核。FPGA核将采集到的数据传输至单核DSP，单核DSP对数据进行计算后将计算结果返回至FPGA核，并由FPGA核对外部的控制对象进行实时控制。ARM核通过多核可编程逻辑内部的数据交互读取FPGA核的数据，并对外输出来自于FPGA核的数据。本发明能够解决现有电路存在的数据传输效率低、电路复杂且庞大、占用大量接口资源的技术问题。
- 一种用于承载处理器的印刷电路板-201921403136.1
- 王晓宇;林海;贾宜彬 - 北京达佳互联信息技术有限公司
- 2019-08-27 - 2020-01-31 - G06F15/17
- 本公开是关于一种用于承载处理器的印刷电路板，包括：电路板基板，其中，电路板基板中布设有不同型号的处理器，每个型号的处理器在电路板基板上布设有多个处理器，多个处理器至少属于两个型号，同一型号的任意两个处理器之间通过多根互联总线进行通信连接，不同型号的处理器之间用于通信连接的互联总线的数量相同；电路板基板上还布设有串行总线，各互联总线在电路板基板上的走线方向与串行总线在电路板基板上的走线方向相同。本公开实施例能够降低印刷电路板的加工的难度，提高印刷电路板良品率。
- 导航设备-201910934959.5
- 孙德福 - 中联天通科技(北京)有限公司
- 2019-09-29 - 2019-12-31 - G06F15/17
- 本申请公开了一种导航设备。其中导航设备包括用于进行定位的定位装置，还包括：基于ARM操作系统的第一处理器以及基于Linux操作系统的第二处理器，并且其中，第一处理器与定位装置和第二处理器连接，配置用于执行以下操作：从定位装置接收第一定位信息数据；以及将第一定位数据信息发送至第二处理器进行处理。
- 信息处理方法和装置-201710717525.0
- 刘雷波;朱敏;魏少军 - 清华大学;清华大学无锡应用技术研究院
- 2017-08-18 - 2019-12-10 - G06F15/17
- 本公开实施例提供了信息处理方法和装置。该方法包括：生成第一命令帧，第一命令帧包括任务信息，任务信息用于指示可重构处理系统执行第一任务；将第一命令帧写入PCIe命令空间中，PCIe命令空间由第一处理器系统和可重构处理系统共享；从PCIe命令空间中获得来自可重构处理系统的第一应答帧，其中，第一应答帧包括返回信息，返回信息用于指示可重构处理系统针对第一任务得到的结果。利用本公开实施例，能够实现第一处理器系统与可重构处理系统之间的简单高效交互。
- 一种多个GPU同时工作的独立显卡-201910623979.0
- 肖震;郑建华 - 深圳宝龙达信息技术股份有限公司
- 2019-07-11 - 2019-11-29 - G06F15/17
- 本发明提出的一种多个GPU同时工作的独立显卡，包括：多个GPU、一个PCIE桥接器和一个PCIE插头；多个GPU均与PCIE桥接器连接，PCIE桥接器与PCIE插头连接，PCIE插头用于连接主板上的PCIE接口。本发明提出的一种多个GPU同时工作的独立显卡中，PCIE桥接器用于将主板通过PCIE接口输出的信号一转多并分配给GPU，并用于将多个GPU的通信信号合并后通过PCIE插头发送给主板，在主板和多个GPU之间进行信号中转。本发明中，通过多个GPU之间的无缝对接配合工作，提高了显卡的输出信号质量与图形计算能力，解决了标准台式机主板因多个独立显卡占用多个PCIE插槽，而导致其它外设功能无法实现的问题。
- 节点服务器和多节点服务器-201822177349.9
- 李传兵 - 深圳创新科技术有限公司
- 2018-12-24 - 2019-11-15 - G06F15/17
- 本实用新型公开了一种节点服务器和多节点服务器，其中多节点服务器至少包括：第一处理器架构的第一节点服务器和第二处理器架构的第二节点服务器。本实用新型的多节点服务器，通过采用混合处理器架构，兼具各处理器的优点，不仅可降低多节点服务器的成本和功耗、并可扩展应用。
- 专利分类
