[发明专利]一种SSD多核SRAM加速系统及其工作方法有效
| 申请号： | 201910906557.4 | 申请日： | 2019-09-24 |
| 公开（公告）号： | CN110716894B | 公开（公告）日： | 2023-07-04 |
| 发明（设计）人： | 李湘锦;张鹏;董怀玉;王宏伟 | 申请（专利权）人： | 深圳忆联信息系统有限公司 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 深圳市精英专利事务所 44242 | 代理人： | 巫苑明 |
| 地址： | 518067 广东省深圳市南山区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种SSD多核SRAM加速系统及其工作方法；其中，加速系统，包括高级可扩展接口，第一模块，第二模块，第三模块，第四模块，第五模块，第六模块，第七模块，第八模块，第九模块，及第十模块；高级可扩展接口包括：写数据通道，写地址通道，读地址通道，读数据通道，及写响应通道。本发明通过对于读写地址进行不重合操作，优化成全双工，从而提高SRAM总线性能，消耗逻辑资源少，性能提升大，能够更好地满足需求。 | ||
| 搜索关键词： | 一种 ssd 多核 sram 加速 系统 及其 工作 方法 | ||
【主权项】：
1.一种SSD多核SRAM加速系统，其特征在于，包括：高级可扩展接口，第一模块，第二模块，第三模块，第四模块，第五模块，第六模块，第七模块，第八模块，第九模块，及第十模块；所述高级可扩展接口包括：写数据通道，写地址通道，读地址通道，读数据通道，及写响应通道；所述写数据通道与第一模块连接，所述写地址通道与读地址通道均与所述第二模块连接，所述第二模块还与所述第三模块，及第四模块连接，所述第三模块，及第四模块与第五模块，第六模块，及第七模块连接，所述第六模块，第七模块，及第八模块与所述第九模块连接，所述第九模块与所述第十模块连接，所述第十模块还与所述读数据通道，及写响应通道连接。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳忆联信息系统有限公司，未经深圳忆联信息系统有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910906557.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种多裸片互连系统的被动数据缓存实现方法-202311224745.1
- 周恒钊;李伟;陈欣民 - 北京数渡信息科技有限公司
- 2023-09-21 - 2023-10-27 - G06F15/78
- 本发明提供一种多裸片互连系统的被动数据缓存实现方法，在裸片中增加被动缓存节点，所述被动缓存节点在Mesh总线中与一致性网关位置相邻，两者间构建有专用的传输通道，所述被动缓存节点具有内部cache，被动缓存途经裸片之间D2D接口的一致性协议报文数据，所述被动缓存节点通过侦听‑端到端传输的方式向裸片内部的其他处理器核心直接推送数据。本发明可直接进行芯片内端到端数据转发的数据缓存，有效降低跨die/跨芯片的访存延迟，提升系统整机性能。
- 电池管理方法及管理装置、功能模组、移动电源和介质-202310915316.2
- 廖章奇;孙中伟;刘楚柱;沈高松 - 深圳市华宝新能源股份有限公司
- 2023-07-24 - 2023-10-27 - G06F15/78
- 本申请公开一种电池管理方法、电池管理装置、功能模组、移动电源和非易失性计算机可读存储介质。电池管理方法包括在预设的功能模组的文件系统中预制应用镜像文件，应用镜像文件包括一个或多个电池管理应用；运行电池管理应用，以调用功能模组预设的接口库中，与电池管理应用关联的第一目标接口，通过第一目标接口控制与功能模组连接的电池模组的工况，电池管理应用根据功能模组预设的软件开发工具包开发生成。通过将应用镜像文件预制在预设的功能模组的文件系统中，使得应用镜像文件包括的电池管理应用在功能模组上运行，从而功能模组能够调用第一目标接口控制与功能模组连接的电池模组的工况，进而能够降低硬件成本，减少便携储能装置的体积。
- 一种用于综合模块化航空电子系统的高完整性片上系统-202110994708.3
- 王嘉良 - 中国航空无线电电子研究所
- 2021-08-27 - 2023-10-27 - G06F15/78
- 本发明公开了一种用于综合模块化航空电子系统的高完整性片上系统，包含相同的第一片区和第二片区，第一片区和第二片区均包含的功能模块有通用处理器内核、基于CoreNet的片上互联总线、延迟模块以及独立的总线监测模块；延迟模块在通用处理器内核将片上互联总线上的各类信号送入总线监测模块时插入一个时钟周期的总线延迟；总线监测模块对接收到的第一片区和第二片区的信号进行逐个时钟周期的比对，一旦发现错误，就触发同步中断信号，并将比对失败发生时片上互联总线的配置、读写访问状态、输入和输出地址/数据作为同步中断信息发送给通用处理器内核进行处理。本发明实现了双处理器内核的内部同步，提到了数据的完整性。
- 单发射多线程动态循环并行技术实现的处理器架构-202211288569.3
- 王杜 - 长沙方维科技有限公司
- 2022-10-20 - 2023-10-27 - G06F15/78
- 本发明涉及集成电路领域，特别是计算机体系结构领域的处理器内核应用架构设计和实现方法；整个技术体系包括：差异流水线归一化仲裁回转阻塞传栈机制、系统时钟级时分复用技术，多线程启动和执行机制，简洁化可行性设计，扩展性和定制化设计。所述的差异流水线归一化仲裁回转阻塞传栈机制将流水线按照功能互斥原则划分功能栈(如取指、译码等)，将传栈信息归一化、标准化，最终形成闭环差异流水线，并带仲裁回转阻塞功能；所述的SCTDM技术配合所述的多线程启动和执行机制，将各功能栈合理调度，在同一时刻，各功能栈服务于不同的线程(程序)，降低了功能栈的执行相关性，因此，提高并行度。最大限度的提高了资源利用率。
- 一种基于MPSoC的智能存储平台-202211740483.X
- 王武良;刘兴斌 - 武汉麓谷科技有限公司
- 2022-12-30 - 2023-10-27 - G06F15/78
- 本发明涉及一种基于MPSoC的智能存储平台，包括一个FPGA模块、内部存储模块、存储拓展模块、电源模块、时钟模块、接口模块；通过PCIe×16金手指与主设备进行数据交互，然后依次或同时将数据传输到4个M.3固态存储盘，实现智能存储功能；采用Zynq UltraScale+MPSoC的FPGA作为智能存储平台的核心处理器，该异构芯片代替传统的CPU/ARM+FPGA或者CPU/ARM+交换机芯片+FPGA的多核架构，集成度更高，同时可以避免多个核心芯片之间的信号交互，数据链路更直接，外设器件更精简，实现了高速率、低成本的设计。
- 一种可配置的功能模块文件的生成方法及系统-202311029716.X
- 陆佳佳;张剑飞 - 沐曦集成电路（上海）有限公司
- 2023-08-16 - 2023-10-27 - G06F15/78
- 本发明涉及芯片设计技术领域，特别是涉及一种可配置的功能模块文件的生成方法及系统，其通过为每个IP核配置功能点配置文件，在功能点配置文件中包括多个一级功能点以及每个一级功能点的配置标记；并设置公共生成器，在公共生成器中包括所有一级功能点的预设执行块，当一级功能点的配置标记有效时，则根据预设执行块生成RTL文件；将每个IP核中所有一级功能点的RTL文件例化到一个顶层文件中，得到相应IP核的功能模块文件。该方法通过公共生成器能够使所有IP核的相同功能调用同一个RTL文件，提高配置效率，解决了现有技术中单独配置导致的重复劳动以及工作效率低的问题。
- 一种基于CPU和FPGA并行处理的开发环境系统及运行方法-201911142952.6
- 邬星 - 苏州芒果树数字技术有限公司
- 2019-11-20 - 2023-10-27 - G06F15/78
- 本发明公开了一种基于CPU和FPGA并行处理的开发环境系统及运行方法，系统包括：CPU芯片和FPGA芯片，所述CPU芯片上配备有开发环境，所述FPGA芯片包括预设模块和可编程模块，所述预设模块配备有开发者设定的预设程序，所述可编程模块供用户写入自定义程序，所述预设程序和自定义程序在所述开发环境中共同编译，所述预设模块还包括通讯子模块、ID生成子模块和重置子模块，所述通讯子模块用于实现所述FPGA芯片与所述CPU芯片之间通信连接，所述ID生成子模块用于根据所述自定义程序生成与所述自定义程序一一对应的ID身份编码；方法利用上述系统实现。本发明保证了CPU的高性能，又继承了FPGA的稳定性和强大的并行实时数据处理能力，开发更灵活实用。
- 粗粒度可重构处理器中的计算阵列和可重构处理器-202011066367.5
- 张亚学;欧阳鹏 - 北京清微智能科技有限公司
- 2020-09-30 - 2023-10-27 - G06F15/78
- 本发明为一种粗粒度可重构处理器中的计算阵列和可重构处理器，计算阵列包括以二维行列排布的多个设定计算单元；设定计算单元包括四个相邻的计算单元，四个相邻的计算单元呈两行两列排布。设定计算单元中的合并逻辑单元分别通过设定低位宽的数据互联线连接设定计算单元中计算单元的输入输出控制单元。合并逻辑单元的输出连接高位宽的数据互联线。高位宽的数据互联线位数是低位宽的数据互联线位数的多倍。合并逻辑单元能够将设定计算单元中多个计算单元的低位宽输入数据合并为高位宽输出数据。合并逻辑单元能够通过高位宽的数据互联线输出高位宽输出数据，使得短路径和长路径计算均可达到比较优化的配置，匹配高精度、大位宽的计算场景。
- 基于VPX架构的100GE通用处理模块-202320746450.X
- 张韬;齐永 - 江苏华创微系统有限公司
- 2023-04-07 - 2023-10-27 - G06F15/78
- 本实用新型公开一种基于VPX架构的100GE通用处理模块，包括1个FT2000+64核CPU处理器、1个协议转换FPGA芯片、1个管理BMC芯片、1个管理FPGA芯片、1个接口扩展桥片、1个网络桥片、多个DDR4存储器、多个FLASH存储器、PHY芯片、M.2 SSD硬盘、电源电路、时钟电路、接口转换电路和连接器。优点：该系统相比于采用专用100GE桥片，构建了以FPGA为核心的协议转换，不仅支持主、备100GE协议转换和网络协议卸载，甚至可以进行简单对齐、排序处理等预处理计算，释放处理器性能，同时具备阵面下行Rocket IO自定义协议数据的直接处理能力。
- 一种基于飞腾平台的COM-E核心板-202321276817.2
- 邵流河;谢杰峰;康少明 - 深圳市亿威尔信息技术股份有限公司
- 2023-05-24 - 2023-10-27 - G06F15/78
- 本实用新型属于计算机技术领域，涉及一种基于飞腾平台的COM‑E核心板，包括：飞腾处理器、COM‑E连接器、桥片、千兆以太网控制芯片、PHY芯片，COM‑E连接器设有COM‑E连接器AB端口和COM‑E连接器CD端口，COM‑E连接器AB端口和COM‑E连接器CD端口之间通过电性连接飞腾处理器、桥片，PHY芯片设于飞腾处理器与COM‑E连接器CD端口之间。核心模组COM‑E集成了飞腾D2000/8核工业版CPU、飞腾桥片X100、双通道DDR4L插槽、PHY芯片等，为载板提供丰富的IO资源如PCIE、SATA、UART、CAN、SPI、SMBus、PWM、GPIO、千兆MDI、DP等。可根据使用场景灵活设计载板实现功能需求；基于飞腾平台的COM‑E核心板，能够支持大内存，多显示接口，多IO接口，尽可能多的兼容COM‑E规范type‑6接口定义，替换进口产品，解决断供风险，提升产品竞争力。
- 一种改进的线缓存滑窗装置及其存储方法-202310843208.9
- 王宇宣;许浚;梅正宇;崔展豪;潘红兵 - 南京大学
- 2023-07-11 - 2023-10-24 - G06F15/78
- 本发明公开了一种改进的线缓存滑窗装置及其存储方法。其装置包括线缓存以及滑窗，线缓存的输入端连接时钟信号、复位信号、输入数据、输入信号有效信号、滑窗完成信号和线缓存滑窗复位信号；线缓存的输出端连接中间数据、满信号、备份缓存满信号、缓存切换信号和线缓存滑窗复位信号；滑窗的输入端与线缓存的输出端连接，同时还连接时钟信号、复位信号、滑窗使能信号、中间数据和满信号；滑窗的输出端连接滑窗完成信号、线缓存滑窗复位信号、输出数据、输出数据有效信号和滑窗切换信号。本发明增加了线缓存与滑窗之间的滑窗完成等待切换信号、滑窗开始信号两个信号，使得线缓存滑窗装置可以适配任意卷积步长、填充系数的情形。
- 用于片上大规模矩阵乘法运算的光电混合计算方法及阵列-202310965549.3
- 程唐盛;蒲华楠;胡梓昕 - 光本位科技（苏州）有限公司
- 2023-08-02 - 2023-10-24 - G06F15/78
- 本发明揭示了一种用于片上大规模矩阵乘法运算的光电混合计算方法及阵列，采用电总线对不同行上相并联的光电混合计算单元的带有积的电流输出信号进行求和，以此一是对光源的输入功率要求更低，二是对不同行的输入光的波长要求也降低。因此，本发明的光电混合计算阵列在一定程度上降低了对光源的要求，能够更快地实现光源和光子计算芯片的集成化应用。
- 电路、存内计算电路及操作方法-202310613417.4
- 李嘉富;吕承翰;池育德;张琮永;陈炎辉;李承恩;赵威丞;森阳纪;藤原英弘 - 台湾积体电路制造股份有限公司
- 2023-05-29 - 2023-10-24 - G06F15/78
- 本发明的实施例提供了一种电路，包括：乘法器电路，接收多个输入和权重数据元素中每个数据元素的有符号尾数，并且通过对部分或全部输入数据元素的有符号尾数和部分或全部权重数据元素的有符号尾数进行乘法和重新格式化操作，生成二补码乘积；求和电路，接收多个输入和权重数据元素的每个数据元素的指数，并且通过将每个输入数据元素的指数与每个权重数据元素的指数相加产生和；移位电路，将每个乘积移位，移位量等于对应和与最大和之间的差值；以及加法器树，由移位后的乘积产生尾数和。本发明的实施例还提供了一种存内计算电路和操作电路的方法。
- 一种智能体感游戏机-202310952446.3
- 宋丽君;刘峰秀;何星;郑普亮;刘一杰;闫云;郭欢;李云龙 - 西安建筑科技大学
- 2023-07-31 - 2023-10-24 - G06F15/78
- 本发明公开一种智能体感游戏机，设计了基于Cortex‑M0内核的游戏SoC，该SoC中包含一个通用显示计算与控制模块，以及一个基于图像处理模块的游戏控制模块，并在FPGA上进行运行和部署。基于这种结构，可以在Cortex‑M0内核上实现复杂游戏的高效运行与控制。这使得该游戏机拥有良好的交互体验与运行效率。并且，依托于算法设计与硬件化，设计并实现了区别于传统游戏机更沉浸化的游戏控制方式。首先设计了特定的手势识别算法，并转换为硬件模块实现算法的硬件加速。这些硬件模块连同控制逻辑构成游戏控制模块。算法在硬件上高速运行，大大提高了控制信号的实际频率，实现实时控制与反馈。
- 一种基于FPGA的光纤接口数据缓存管理方法-202110692053.4
- 宁晓鹏;韩文俊;孙健;凌元 - 中国电子科技集团公司第十四研究所
- 2021-06-22 - 2023-10-24 - G06F15/78
- 本发明公开了一种基于FPGA的光纤接口数据缓存管理方法，根据接口应用需求及FPGA器件资源通过静态及动态参数，灵活配置接口模块工作方式及处理流程，针对不同应用场景无需改动FPGA软件，设置同步等待门限，将多路光纤接收的数据同步对齐，发送至缓存，划分内存地址，各路数据在各自地址空间循环写缓存，采用轮询机制，交换控制多路光纤数据写端口映射到一个或多个DDR控制器接口，将各路光纤数据的缓存信息和节点信息整合，按照光纤次序从内存读取缓存数据，发送至目的节点，设计维护效率高、通用兼容性强。
- 一种系统级芯片SoC及适用于SoC的数据处理方法-202010866661.8
- 朱文清;魏进;李金亭 - 青岛信芯微电子科技股份有限公司
- 2020-08-25 - 2023-10-24 - G06F15/78
- 本发明提供了一种系统级芯片SoC及适用于SoC的数据处理方法，包括：位于第一总线的外设单元和第一直接内存访问控制器DMAC；位于第二总线的神经网络处理器NPU、静态随机存取存储器SRAM和第二直接内存访问控制器DMAC；第一总线与第二总线通过异步桥连接，第一总线的数据位宽小于第二总线的数据位宽；第二总线的读通道与写通道分离。上述方案中通过加入了一个专门用于数据计算的NPU，可以提高数据处理的效率；在第一总线的基础上加入了第二总线，通过访问不同的总线缓解了每条总线的压力，同时又由于第二总线中读通道与写通道分离、数据位宽更大的特点，大幅度提高了DMAC搬运数据的效率，提高了总线的性能。
- 一种基于任务调度策略的异构平台在线重构方法-202310890070.8
- 张晖;李乐乐;赵鑫鑫;姜凯;李锐 - 山东浪潮科学研究院有限公司
- 2023-07-20 - 2023-10-20 - G06F15/78
- 本发明涉及异构加速技术领域，具体为一种基于任务调度策略的异构平台在线重构方法，所述异构平台在线重构方法包括任务调度设计及层次化计算节点设计两部分；任务调度设计中，当数据库应用产生新的加速任务时，重构服务器节点根据任务调度策略解析出新的加速计划，生成新的重构配置文件；层次化计算节点设计包括本地计算节点设计及远端计算节点设计；有益效果为：本发明提出的基于任务调度策略的异构平台在线重构方法，以CPU+FPGA的异构平台为基础，利用XDMA、AXI总线技术及以太网传输协议，采用层次化的在线重构系统。
- 板级架构及计算设备-202310788320.7
- 刘松 - 超聚变数字技术有限公司
- 2023-06-29 - 2023-10-20 - G06F15/78
- 本申请实施例提供一种板级架构及计算设备，该板级架构包括电路板、电源模块、第一固定板以及电子元件；电源模块和电子元件间隔设置在电路板的上表面且均与电路板电连接，第一固定板位于电路板的下表面；电路板上还具有第一过孔和第二过孔；第一固定板包括：本体部以及与本体部相连的导体部；导体部具有相对的第一端和第二端；电源模块通过第一过孔与导体部的第一端电连接，电子元件通过第二过孔与导体部的第二端电连接。本申请在保证了计算设备的板级架构中电路板的通流能力的同时，还能够达到节省成本的效果。
- 一种基于Rapid IO接口的晶上系统配置网络及构建方法-202310673939.3
- 赵豪兵;于洪;沈剑良;吕平;张霞;虎艳宾;李沛杰;张丽;汤环;董春雷 - 中国人民解放军战略支援部队信息工程大学
- 2023-06-07 - 2023-10-20 - G06F15/78
- 本发明提供一种基于Rapid IO接口的晶上系统配置网络及构建方法。该构建方法所适用的条件包括：晶上系统提供有支持Rapid IO协议处理的模块和对外接口，晶上系统上集成的各部件均包含支持Rapid IO协议处理的模块和对外接口，包括：步骤1：将管理主机与晶上系统通过Rapid IO接口连接；步骤2：管理主机利用Rapid IO维护包枚举晶上系统上的所有部件以构建得到晶上系统的可视化拓扑结构；并在枚举过程中对探测感知到的所有交换部件进行路由配置以形成路由表；步骤3：根据构建的可视化拓扑结构，管理主机通过控制Rapid IO维护包的跳数字段，结合路由表将配置信息下发到晶上系统上的目标部件。
- 芯片控制方法、芯片组及电子设备-202310280494.2
- 马亮 - 成都登临科技有限公司;上海登临科技有限公司
- 2023-03-22 - 2023-10-20 - G06F15/78
- 本申请提供一种芯片控制方法、芯片组及电子设备，方法包括：通过第一芯片的主机接口从主机获取命令列表并发送给目标控制引擎；所述目标控制引擎为芯片组中至少一个芯片的控制引擎；所述芯片组包括所述第一芯片以及与所述第一芯片通信连接的至少一个第二芯片；通过所述目标控制引擎将所述命令列表中的目标命令分发至目标数据运算单元进行处理；其中，所述目标命令为需要所述目标控制引擎处理的命令，所述目标数据运算单元为所述目标控制引擎管理的数据运算单元。本申请对主机上的软件和应用层而言，编程的输入接口只有一个，从而简化了软件编程复杂度，缓解了多个芯片封装在一起时所带来的可编程性问题，并实现了芯片间的协同工作。
- 一种介质访问控制层、通信方法和系统-202310893529.X
- 周珏磊;苗田;王郁杰;王颖;王小航;韩银和 - 之江实验室;中国科学院计算技术研究所
- 2023-07-20 - 2023-10-20 - G06F15/78
- 本申请涉及一种介质访问控制层、通信方法和系统，其中，介质访问控制层包括：数据链路协议桥模块，用于建立所述片内通信接口和所述片间通信接口之间的逻辑数据链路；介质访问控制器模块，用于将所述片内通信接口数据编码为所述片间通信接口的规格所对应的帧数据，并将所述帧数据传输至所述片间通信接口；配置模块，用于接收并解析所述数据链路协议桥模块传输的配置包，以配置所述片间通信接口。本申请解决了介质访问控制层无法兼容市面上的各种不同规格的片间通信接口，导致无法复用的问题。
- 基于RRAM的处理器架构及控制方法-201910408223.4
- 骆建军;胡振宇;樊凌雁 - 杭州电子科技大学
- 2019-05-15 - 2023-10-20 - G06F15/78
- 本发明公开了一种基于RRAM的处理器架构及控制方法，至少包括中央处理器(CPU)、随机存储器(RAM)、阻变存储器(RRAM)阵列模块以及纠错电路(ECC)，其中，CPU通过标准总线与RAM和纠错电路相连接，RAM作为数据缓存使用；RRAM阵列模块用于存储数据和处理器的程序(PROGRAM)，其通过所述纠错电路接入标准总线以根据CPU指令完成数据读写；所述纠错电路用于根据冗余信息修正RRAM阵列模块存储的数据。采用本发明的技术方案，使得高生产良率、高可靠性的目的得以实现，基于RRAM的嵌入式处理器架构，为28nm及以下高端芯片设计和加工制造开辟了新路。
- 台式机主板板载BGA中央处理器DDR5内存结构-202321111311.6
- 苏炳生 - 深圳市尔英科技有限公司
- 2023-05-10 - 2023-10-20 - G06F15/78
- 本实用新型公开了一种台式机主板板载BGA中央处理器DDR5内存结构，包括主板，所述的主板上设有板载BGA中央处理器，所述的板载BGA中央处理器一侧设有双DDR5 UDIMM插槽且所述的板载BGA中央处理器另一侧设有散热片，所述的板载BGA中央处理器下方设有IO控制芯片、BIOS控制芯片和芯片模块组。该主板结构上的CPU采用BGA一体封装，同时设计了DDR5 UDIMM插槽，具有较好传输性能的同时，稳定性较高、功耗更低，可以提高消费者组装的台式机电脑的处理运行速度和用户体验。
- 一种基于ARM9内核的AFC工控机系统-202320972479.X
- 常欢庆 - 南京新城现代有轨电车有限公司
- 2023-04-25 - 2023-10-20 - G06F15/78
- 本实用新型涉及一种AFC工控机系统，具体涉及一种基于ARM9内核的AFC工控机系统，包括MPU核心板，所述MPU核心板外围连接有用于数据并行传输和缓存的SRAM单元、用于数据存储的FLASH单元、用于连接外置SD卡的SD卡接口单元、用于外接以太网的以太网单元、用于为系统提供精密时基的I
- 智能数据分析系统-202321364803.6
- 孙柯柯 - 上海亚辰信息科技有限公司
- 2023-05-31 - 2023-10-20 - G06F15/78
- 本实用新型公开了智能数据分析系统，包括RAID模块、FPGA模块、EXPANDER模块、CPLD模块，所述RAID模块引1路PCIE3.0X8到P2连接器，以及FPGA模块外接一路X8PCIE2.0到P2连接器，所述RAID模块引8路SAS3.0到EXPANDER模块，所述EXPANDER模块引16路SAS3.0到P1和P3连接器，引8路SAS3.0到P4连接器，所述CPLD模块引40路LED分别到P1、P3、P4连接器，本实用新型采用XC7K325T+PM8055芯片组合的形式，大幅提高了存储性能，满足基本的数据安全要求，足以应对数据量更大、数据率更快的信号数据处理需求。
- 一种SOC高性能核心板-202321195503.X
- 杨建超;马大坚;邹大智;钟悦江 - 广州市中海达测绘仪器有限公司
- 2023-05-17 - 2023-10-20 - G06F15/78
- 本实用新型公开了一种SOC高性能核心板，包括：PCB板、处理器、内存模块、eMMC存储器、电源管理模块和无线通讯模块，处理器和内存模块封装一体组成处理器芯片；其中，处理器芯片、eMMC存储器、电源管理模块和无线通讯模块设在PCB板的同一面上，处理器芯片分别与eMMC存储器、电源管理模块和无线通讯模块电性连接；SOC高性能核心板通过PCB板的邮票孔引脚引出处理器芯片的多个功能引脚。本实用新型的SOC高性能核心板具有集成度较高、硬件设计难度较低、开发周期短、成本较低等特点。
- 具有集成高速缓存的有源电桥小芯片-202080067194.0
- 斯凯勒·J·萨利赫;吴锐进 - 超威半导体公司
- 2020-09-24 - 2023-10-17 - G06F15/78
- 一种小芯片系统[100]包括中央处理单元(CPU)[102]，其可通信地耦合至GPU小芯片阵列[104]的第一GPU小芯片[106‑1]。所述GPU小芯片阵列包括经由总线[108]可通信地耦合至所述CPU的所述第一GPU小芯片以及经由有源电桥小芯片[118]可通信地耦合至所述第一GPU小芯片的第二GPU小芯片[106‑2]。所述有源电桥小芯片是有源硅裸片，所述有源硅裸片桥接GPU小芯片并允许将片上系统(SoC)功能分成更小的功能小芯片组。
- 基于FPGA的32位RISC-V处理器及电子设备-202310725778.8
- 杨海波;姜贺亮;赵承心;牛晓阳;李先勤;韩维佳;谢昊青 - 先进能源科学与技术广东省实验室;中国科学院近代物理研究所
- 2023-06-19 - 2023-10-17 - G06F15/78
- 本申请公开了基于FPGA的32位RISC‑V处理器及电子设备，该处理器包括：至少一个软核，具有32位RISC‑V架构；以及总线，与软核通信连接，用于与外部设备进行连接通信；其中，软核包括依次连接并形成五级流水线控制方式的取指模块、译码模块、执行模块、访存模块以及写回模块；总线包括总线控制器，总线控制器通过基于一主多从的总线控制方式，使得软核通过总线与外部设备进行连接通信。本申请能够从系统整体的角度提升RISC‑V处理器的数据处理效率，并且，采用RISC‑V开源指令架构的32位五级流水线软核处理器部署在FPGA芯片后，通过总线和板载资源交互，可以迅速搭建SOC，提升研发效率。
- 一种感存算一体宏单元电路、系统及数据处理方法-202311120533.9
- 冯新鹤;冉亮;易伟;芮松鹏 - 北京犀灵视觉科技有限公司
- 2023-09-01 - 2023-10-13 - G06F15/78
- 本发明涉及电子电路及信号处理领域，提出一种感存算一体宏单元电路、系统及数据处理方法，所述宏单元电路包括感知单元，用于感知信号并将感知信号转换为电压或电流输出；存算单元，用于同时进行数据存储和数据运算，所述的数据包括模拟数据和数字数据；MSC总线，用于传递感知信号和运算信号，且所述感知单元和存算单元均连接到所述MSC总线；INS总线，用于将控制指令发送到控制感知单元和存算单元执行，所述感知单元和存算单元均连接到所述INS总线。本发明解决了现有技术中数据传输处理低效的问题，感知的模拟信号，直接在当前处理宏单元处理，无需转换成数字信号，无需传输到外部，降低了时延，提高了效率和处理实时性。
- 面向检测计算的芯片系统和面向检测计算的芯片方法-202311130687.6
- 李慧清 - 北京怀美科技有限公司
- 2023-09-04 - 2023-10-13 - G06F15/78
- 本申请提供一种面向检测计算的芯片系统和面向检测计算的芯片方法，包括：第一计算单元阵列，包含多个第一编号的第一计算单元，用于在第一时间段执行第一计算操作；第二计算单元阵列，包含多个第二编号的第二计算单元，用于在第二时间段执行第二计算操作，第二时间段在第一时间段之后，第一计算操作完成之后执行第二计算操作；控制单元，用于判断执行第一计算操作所需第一计算单元的数量，以及执行第二计算操作所需第二计算单元的数量，并对第一计算单元和第二计算单元编号；第一计算单元在执行完第一计算操作后继续执行第二计算操作，减少了数据搬移的过程，提高了计算效率。
- 专利分类
