[发明专利]半导体装置和固体摄像器件在审

专利信息
申请号: 201910897516.3 申请日: 2014-09-19
公开(公告)号: CN110797320A 公开(公告)日: 2020-02-14
发明(设计)人: 香川恵永;藤井宣年;深沢正永;金口时久;萩本贤哉;青柳健一;三桥生枝 申请(专利权)人: 索尼公司
主分类号: H01L23/48 分类号: H01L23/48;H01L23/482;H01L23/488;H01L21/60;H01L21/768;H01L27/146
代理公司: 11290 北京信慧永光知识产权代理有限责任公司 代理人: 陈睆;曹正建
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 本技术涉及能够以更简单的方式来提高抗裂性的半导体装置和固体摄像器件。所述半导体装置具有:第一基板,其具有多个布线层;以及第二基板,其具有多个布线层,并且被接合至第一基板,其中,在第一基板和第二基板中的一个基板中设置有焊盘,在焊盘与以最靠近另一个基板的方式位于所述另一个基板侧上的布线层之间在各布线层中设置有由金属形成的金属布线,并且在与所述焊盘或所述金属布线相邻的位于所述另一个基板侧上的布线层中,在处于上一层中的所述焊盘或所述金属布线的至少拐角部分处设置有其它的金属布线,其中,所述其它的金属布线在所述拐角部分处与处于所述上一层中的所述焊盘或所述金属布线的边缘重叠。本技术能够被应用于固体摄像器件。
搜索关键词: 金属布线 布线层 焊盘 基板 第一基板 固体摄像器件 半导体装置 第二基板 拐角 边缘重叠 金属形成 接合 抗裂性 应用
【主权项】:
1.一种半导体装置,其包括:/n第一基板,所述第一基板具有多个布线层;以及/n第二基板,所述第二基板具有多个布线层,并且所述第二基板被接合至所述第一基板,/n其中,在所述第一基板和所述第二基板中的一个基板中设置有焊盘,在所述焊盘与以最靠近另一个基板的方式位于所述另一个基板侧上的布线层之间在各布线层中设置有由金属形成的金属布线,并且在与所述焊盘或所述金属布线相邻的位于所述另一个基板侧上的布线层中,在处于上一层中的所述焊盘或所述金属布线的至少拐角部分处设置有其它的金属布线,/n其中,所述其它的金属布线在所述拐角部分处与处于所述上一层中的所述焊盘或所述金属布线的边缘重叠。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910897516.3/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体装置和固体摄像器件-201910897516.3
  • 香川恵永;藤井宣年;深沢正永;金口时久;萩本贤哉;青柳健一;三桥生枝 - 索尼公司
  • 2014-09-19 - 2020-02-14 - H01L23/48
  • 本技术涉及能够以更简单的方式来提高抗裂性的半导体装置和固体摄像器件。所述半导体装置具有:第一基板,其具有多个布线层;以及第二基板,其具有多个布线层,并且被接合至第一基板,其中,在第一基板和第二基板中的一个基板中设置有焊盘,在焊盘与以最靠近另一个基板的方式位于所述另一个基板侧上的布线层之间在各布线层中设置有由金属形成的金属布线,并且在与所述焊盘或所述金属布线相邻的位于所述另一个基板侧上的布线层中,在处于上一层中的所述焊盘或所述金属布线的至少拐角部分处设置有其它的金属布线,其中,所述其它的金属布线在所述拐角部分处与处于所述上一层中的所述焊盘或所述金属布线的边缘重叠。本技术能够被应用于固体摄像器件。
  • 用于用多个金属层填充高纵横比的窄结构的技术以及相关联的配置-201480080911.8
  • J·M·施泰格瓦尔德;N·林德特 - 英特尔公司
  • 2014-08-29 - 2020-02-14 - H01L23/48
  • 本公开内容的实施例描述了一种用于用多个金属层来填充高纵横比的窄结构的技术以及相关联的配置。在一个实施例中,一种装置包括:包括半导体材料的晶体管结构;具有被限定在晶体管结构上方的凹陷部的电介质材料,凹陷部在第一方向上具有高度;被设置在凹陷部中并与晶体管结构耦合电极端子,其中,电极端子的第一部分包括与晶体管结构直接接触的第一金属,并且电极端子的第二部分包括设置在第一部分上的第二金属,并且其中,第一部分与第二部分之间的界面是平面的并且在第二方向上延伸跨过凹陷部,第二方向实质上垂直于第一方向。可以描述和/或请求保护其它实施例。
  • 半导体互连结构-201920441993.4
  • 吴秉桓 - 长鑫存储技术有限公司
  • 2019-04-02 - 2020-02-04 - H01L23/48
  • 本公开提供一种半导体互连结构。半导体互连结构包括:第一半导体结构,包括交替层叠的多个介质层和多层晶圆;第一导电结构,垂直设置于所述第一半导体结构中,包括:第一孔,侧壁露出所述介质层;第二孔,垂直连接于所述第一孔,侧壁露出所述晶圆,所述第一孔的孔径大于等于所述第二孔的孔径;绝缘层,覆盖于所述第一孔的侧壁和所述第二孔的侧壁,同时连接所述介质层和所述晶圆,所述绝缘层的材料与所述介质层的材料相同;扩散阻挡层,覆盖于所述绝缘层;导电材料,填充于所述扩散阻挡层的环绕范围内;第二导电结构,横向设置于所述介质层中,与所述第一导电结构的底部连接。本公开提供的半导体互连结构可以增加半导体结构的强度。
  • 一种半导体芯片的封装结构及其封装方法-201711454291.1
  • 张黎;赖志明;陈锦辉;陈栋 - 江阴长电先进封装有限公司
  • 2017-12-28 - 2020-01-31 - H01L23/48
  • 本发明公开了一种半导体芯片的封装结构及其封装方法,属于半导体芯片封装技术领域。其硅基本体的上方设置再布线金属层Ⅰ,在所述输入/输出端Ⅰ设置金属柱,所述包封层包裹金属柱和再布线金属层Ⅰ的裸露面以及硅基本体的侧壁,并露出金属柱的上表面,所述介电层设置在包封层的上表面,并开设介电层开口露出金属柱的上表面,所述介电层的上表面设置再布线金属层Ⅱ,所述再布线金属层Ⅱ通过介电层开口与金属柱固连,所述输入/输出端Ⅱ设置在金属柱的垂直区域之外,所述保护层填充再布线金属层Ⅱ和介电层的裸露面并露出连接件的上表面;所述包封层于硅基本体至介电层的厚度H>40微米。提供了一种有效保护芯片的封装结构及其封装方法。
  • 一种高密度线路嵌入转移的扇出型封装结构与方法-201910446516.1
  • 崔成强;俆广东;杨冠南;张昱;张凯;陈新 - 广东工业大学
  • 2019-05-27 - 2020-01-31 - H01L23/48
  • 一种高密度线路嵌入转移的扇出型封装结构,包括塑封层,以及封装固化于塑封层中露出功能面凸点的芯片;塑封层下有一层或多层介电层;介电层内有热压入的高密度嵌入再布线层;通过激光打孔贯穿嵌入的再布线层和介电层,电镀填充铜形成铜柱,实现介电层上面线路及下面线路电连接;高密度再布线层的外表面除了焊球的位置外均设置有介电层。本发明根据上述内容提出一种高密度线路嵌入转移的扇出型封装结构与方法,利用晶圆级制程设备制备再布线层,并进行线路转移,形成嵌入式再布线层,实现亚微米级的再布线线距,在相同芯片面积下可满足更多数量I/O连接。
  • 3D芯片封装结构-201920852215.4
  • 吴政达;吕娇;陈彦亨;林正忠 - 中芯长电半导体(江阴)有限公司
  • 2019-06-06 - 2020-01-31 - H01L23/48
  • 本实用新型提供一种3D芯片封装结构,包括:重新布线层;第一电连接结构,位于重新布线层的第一表面;第一塑封层,位于重新布线层的第一表面;第二电连接结构,位于第一塑封层的表面;第二塑封层,位于第一塑封层的表面;第二塑封层在第一塑封层的表面的正投影与第一塑封层的表面相重合;芯片,倒装键合于重新布线层的第二表面;第三电连接结构,位于重新布线层的第二表面;第三塑封层,位于重新布线层的第二表面;第三塑封层在第一塑封层的表面的正投影位于第一塑封层的表面内;金属引线层,位于第三塑封层远离重新布线层的表面;焊球凸块,位于金属引线层远离第三塑封层的表面。本实用新型可以降低的3D芯片封装结构边缘碎裂的风险。
  • 高温反复冲击环境下用PIN针及应用该PIN针的IGBT外壳-201910767804.7
  • 王关炎;高睿;罗伟力 - 安特(苏州)精密机械有限公司
  • 2019-08-20 - 2020-01-24 - H01L23/48
  • 本发明提供了一种高温反复冲击环境下用PIN针及应用该PIN针的IGBT外壳,所述PIN针包括针肩部及焊接于所述针肩部下方的柔性输出结构,所述柔性输出结构为片状。本发明的有益效果体现在:具有柔性端的PIN针,可以应用于高温反复冲击环境和被连接的部件两端在使用过程中会产生形变的工作环境,柔性铜片部分可以自调整连接端的位置,很好的吸收应力,保证了PIN针两端连接的稳定性和可靠性,且在应用于逆变器类的产品时避免了额外制作夹具和PIN针位置度检测,直接进行插接即可得到装配目的,大大提高了安装效率。
  • 半导体装置及制造方法-201910450188.2
  • 加藤由晴;白川彻 - 富士电机株式会社
  • 2019-05-28 - 2020-01-21 - H01L23/48
  • 本发明提供具有势垒金属且阈值电压的偏差小的半导体装置及制造方法。所述半导体装置具备:半导体基板;层间绝缘膜,其配置于半导体基板的上表面;钛层,其设置于层间绝缘膜上;以及氮化钛层,其设置于钛层上,在层间绝缘膜设置有使半导体基板的上表面的一部分露出的开口,钛层和氮化钛层还设置于开口内,与半导体基板接触而配置在开口的底部的钛层全部进行了钛硅化。
  • 对接接触结构-201910619965.1
  • 徐永昌;潘昇良 - 台湾积体电路制造股份有限公司
  • 2019-07-10 - 2020-01-21 - H01L23/48
  • 提供一种对接接触结构。在一实施例中,结构包含位于基底上的第一晶体管,第一晶体管包含第一源极或漏极区域、第一栅极、以及设置于第一栅极和第一源极或漏极区域之间的第一栅极间隔物。此结构包含位于基底上的第二晶体管,第二晶体管包含第二源极或漏极区域、第二栅极、以及设置于第二栅极和第二源极或漏极区域之间的第二栅极间隔物。此结构包含对接接触件,设置于第一源极或漏极区域上方并从第一源极或漏极区域延伸至第一栅极或第二栅极的至少之一,第一栅极间隔物的一部分延伸一距离至对接接触件中以隔开对接接触件的第一底表面与对接接触件的第二底表面。
  • 存储器元件及其制造方法-201610903212.X
  • 李淑媚 - 华邦电子股份有限公司
  • 2016-10-17 - 2020-01-21 - H01L23/48
  • 本发明提供一种存储器元件及其制造方法。存储器元件包括衬底、多个第一导线、多个蚀刻停止层、介电层以及多个接触窗。衬底具有沿第一方向交错排列的多个第一区域以及多个第二区域。第一导线埋入于衬底中,沿第一方向延伸。第一导线包括导电层和位于所述导电层上的盖层,盖层的上表面具有凹槽。蚀刻停止层位于盖层上并填入凹槽。介电层位于衬底上,在第一区域中具有多个接触窗开口。接触窗开口暴露出衬底和蚀刻停止层。接触窗填入接触窗开口并与衬底电性连接。在本发明中,在开口中形成覆盖开口的底部和侧壁的保护层。通过设置此保护层,可进一步在形成接触窗开口的时候,保护介电层、盖层以及导电层,提升工艺裕度。
  • 半导体芯片和包括半导体芯片的半导体封装-201910276289.2
  • 金炅洙;白承德;姜善远;宋昊建;张根豪 - 三星电子株式会社
  • 2019-04-08 - 2020-01-17 - H01L23/48
  • 一种半导体芯片包括:半导体基板、贯通电极、中间焊盘、上焊盘和重布线。半导体基板包括作为有源表面的第一表面和与第一表面相对的第二表面。贯通电极穿透半导体基板并且在半导体基板的中心部分中设置成沿第一方向的至少一列。中间焊盘在第二表面的边缘部分中设置成沿第一方向的至少一列。上焊盘设置在第二表面上并连接到贯通电极。重布线设置在第二表面上并将中间焊盘连接到上焊盘。
  • 晶圆级异质集成高频系统及其制作方法-201810186672.4
  • 马晓华;郝跃;易楚朋;祝杰杰;赵子越 - 西安电子科技大学
  • 2018-03-07 - 2020-01-14 - H01L23/48
  • 本发明涉及一种晶圆级异质集成高频系统以及制作方法,至少包括第一衬底、第二衬底、绝缘键合层、至少两个芯片;其中:所述第二衬底、绝缘键合层、至少两个芯片设置于第一衬底、第二衬底之间,包括与所述第一衬底连接的第一芯片和与所述第二衬底连接的第二芯片;所述绝缘键合层上设置有至少一个通孔,所述通孔侧壁涂覆有导电涂层;所述至少两个芯片中的一个与第一衬底连接,至少两个芯片中的另一个与第二衬底连接,且至少两个芯片通过所述通孔进行电连接;所述第一衬底和/或第二衬底上设置有晶圆间键合层对准材料;所述晶圆间键合层对准材料支撑连接所述第一衬底和所述第二衬底。本发明实施例,有效的提升系统集成度,实现小型化目标。
  • 一种三极管引脚保护架-201920583651.6
  • 原小明;谷万忠 - 南京江智科技有限公司
  • 2019-04-25 - 2020-01-14 - H01L23/48
  • 本实用新型公开了一种三极管引脚保护架,涉及半导体技术领域,包括装置主体,所述装置主体内侧设置有海绵保护层,所述海绵保护层的外侧设置有连接杆,所述连接杆的外侧设置有推杆,所述装置主体的下端设置有插销槽,所述插销槽的下方安装有支柱杆,所述支柱杆的的内侧设置有插销。该装置结构合理,可满足多种需要,海绵保护层的设计保护了引脚不会受到损伤,可升降轮的设置可以满足不同情况,在需要移动是,推下定位杆就可通过滚轮滑动,推到固定位置的时候将定位杆抬起,即可收起滚轮,在高度不满足的情况下,将插销插入主体和底座设置的插销槽中,即可升高装置的高度,也便于拆卸安装,整体设计人性化。
  • 功率模块端子及功率模块-201920748398.5
  • 金晓行;刘文继;肖建祥;王玉林 - 扬州国扬电子有限公司
  • 2019-05-23 - 2020-01-14 - H01L23/48
  • 本实用新型公开了一种功率模块端子,包括底座,底座向上延伸出主体部,主体部向上延伸出引出部,所述主体部包括用于与功率模块外壳配合的卡扣。这样在功率模块端子受到往上拉的力时不容易脱出功率模块外壳。本实用新型还公开了一种功率模块,包括功率模块外壳,功率模块外壳内设有底板,底板上设有功率DBC和信号DBC,功率DBC上设有芯片和功率端子,信号DBC上设有信号端子,信号端子采用所述的功率模块端子。
  • 一种晶圆硅通孔填充方法-201710495773.5
  • 倪正春;伍恒;李恒甫 - 华进半导体封装先导技术研发中心有限公司
  • 2017-06-26 - 2020-01-10 - H01L23/48
  • 本发明公开了一种晶圆硅通孔填充方法,包括如下步骤:根据第一参数对晶圆硅通孔进行第一次电镀处理,以填充所述晶圆硅通孔,其中第一参数包括至少一个第一电流值;根据第二参数对晶圆硅通孔进行第一次电镀处理,以补充对晶圆硅通孔进行补充填充,其中第二参数包括至少一个第二电流值,且至少一部分第二电流值大于第一电流值。本发明对尚未完全填充的TSV实现最终的完全填充,降低材料损失,减少工艺成本。
  • 一种功率模块及逆变功率单元-201920265256.3
  • 张振中;孙军;和巍巍;汪之涵;郝建勇;林盛杰 - 深圳基本半导体有限公司
  • 2019-02-28 - 2020-01-10 - H01L23/48
  • 本实用新型公开了一种功率模块,包括外壳、芯片、输入端子、输出端子和控制端子,所述芯片设置在所述外壳内,所述输入端子、所述输出端子和所述控制端子分别与所述芯片电连接且各自分别固定连接在所述外壳上。本实用新型还公开了一种逆变功率单元,包括多个上述的功率模块,其中多个所述功率模块之间并联连接。本实用新型提出的功率模块体积小且易并联,通过多个功率模块并联形成逆变功率单元,使得在发生损坏时,无需整体进行更换,可降低应用中模块的更换成本。
  • 用于减轻底切的触点制造-201910519605.4
  • N·达沃德;C·D·曼纳克;S·F·帕沃内 - 德克萨斯仪器股份有限公司
  • 2019-06-17 - 2020-01-07 - H01L23/48
  • 本申请公开用于减轻底切的触点制造。所述的示例提供微电子器件和制造方法(200),包括:通过在导电特征上形成(206)钛或钛钨阻挡层来制造触点结构,在阻挡层上形成(208)锡晶种层,在晶圆或管芯的导电特征上方的晶种层上形成铜结构,加热(222)晶种层和铜结构以在阻挡层和铜结构之间形成青铜材料,使用蚀刻过程去除(224)晶种层,该蚀刻过程选择性地去除晶种层的暴露部分,以及去除(226)阻挡层的暴露部分。
  • 半导体元件及其制造方法-201610573479.7
  • 许芝菁;欧英德 - 日月光半导体制造股份有限公司
  • 2012-06-28 - 2020-01-07 - H01L23/48
  • 本发明关于一种半导体元件及其制造方法。该半导体元件包括一基板、一介电层、一金属层、一互连金属及一圆形绝缘层。该基板具有至少一通孔。该介电层邻近于该基板。该金属层邻近于该介电层。该互连金属位于该至少一通孔。一圆形绝缘层环绕该互连金属,其中该绝缘层具有一上表面,且该上表面接触该介电层。藉此,该金属层可经由该互连金属电性连接至该基板的另一表面。
  • 加压加热接合结构及加压加热接合方法-201410136723.4
  • 木下庆人;望月英司;西泽龙男;多田慎司 - 富士电机株式会社
  • 2014-04-04 - 2020-01-03 - H01L23/48
  • 本发明公开一种加压加热接合结构及加压加热接合方法。所述的一种加压加热接合结构,将使用金属微粒作为接合材料而将两个部件加压加热接合,其中,将线膨胀系数不同的第一部件(14)与第二部件(4A)配置成使产生于该第一部件与第二部件之间的热应力作为加压力作用于两个部件的接合面(F2),并在将所述金属微粒设置在所述接合面之间的状态下升温而将所述第一部件与所述第二部件加压加热接合。根据本发明,即使在与加压方向正交的接合面上也能有效地进行加压加热接合。
  • 伪金属帽和再分布线的路由设计-201710482330.2
  • 余振华;陈宪伟;李孟灿;林宗澍;吴伟诚;邱建嘉;王景德 - 台湾积体电路制造股份有限公司
  • 2017-06-22 - 2020-01-03 - H01L23/48
  • 一种封装件包括第一介电层,位于第一介电层上方且附接至第一介电层的器件管芯,有源贯通孔和伪贯通孔以及密封器件管芯、有源贯通孔和伪贯通孔的密封材料。封装件还包括位于器件管芯、有源贯通孔和伪贯通孔上方并与其接触的第二介电层。有源金属帽位于第二介电层上方并与第二介电层接触并电连接至有源贯通孔。有源金属帽与有源贯通孔重叠。伪金属帽位于第二介电层上方并接触第二介电层。伪金属帽与伪贯通孔重叠。通过间隙将伪金属帽分成第一部分和第二部分。再分布线穿过伪金属帽的第一部分和第二部分之间的间隙。本发明实施例涉及伪金属帽和再分布线的路由设计。
  • 一种3D芯片冗余硅通孔的容错结构和方法-201810634826.1
  • 赵凯;邝艳梅;缪旻 - 北京信息科技大学
  • 2018-06-20 - 2019-12-27 - H01L23/48
  • 本发明涉及一种三维集成电路芯片中冗余硅通孔的容错结构和方法,其目的是通过重构冗余结构对缺陷TSV进行容错,使芯片恢复正常工作。本发明公开了一种双重冗余容错结构,具体为根据数据位宽的大小将TSV阵列动态划分成若干个TSV簇单元,在TSV簇单元中包含信号TSV簇单元和冗余TSV簇单元,且在每个信号TSV簇单元中配备一定比例的冗余TSV结构,即在TSV阵列中既存在分散冗余TSV容错结构又存在聚集的冗余TSV容错结构。本发明公开的双重冗余容错结构可以根据数据位宽进行重构,具有较高的灵活性,该结构既能实现单独分散出现的TSV缺陷的容错又能实现TSV簇缺陷的容错,大大提高了三维集成电路芯片的容错能力,进一步提高了芯片的可靠性。
  • 包括壳体的功率半导体器件及生产功率半导体器件的方法-201910517092.3
  • 托马斯·洪卡;赖纳·波普;斯特凡·魏斯 - 赛米控电子股份有限公司
  • 2019-06-14 - 2019-12-27 - H01L23/48
  • 本发明涉及包括壳体的功率半导体器件及生产功率半导体器件的方法,该功率半导体器件包括穿过壳体开口的销元件;包括弹性密封装置,其布置在壳体的壳体开口壁与销元件之间,该壳体开口壁限定壳体开口并且环绕销元件;并包括套筒,其中销元件延伸穿过套筒并延伸穿过密封元件的密封装置开口,其中密封装置未以材料结合的方式连接到套筒、连接到壳体开口壁和连接到销元件,且密封装置将壳体开口壁与套筒封隔开来并且将套筒与销元件封隔开来;并包括布置在密封装置上的交联灌封化合物,其中交联灌封化合物以材料结合的方式连接到套筒、连接到壳体开口壁和连接到销元件,且灌封化合物将壳体开口壁与套筒封隔开来并且将套筒与销元件封隔开来。
  • 半导体器件-201910508897.1
  • 崔朱逸;文光辰;朴秀晶;徐柱斌;安振镐;林东灿;藤崎纯史 - 三星电子株式会社
  • 2019-06-13 - 2019-12-24 - H01L23/48
  • 公开了一种半导体器件,所述半导体器件包括:导电图案,所述导电图案位于基板上;钝化层,所述钝化层位于所述基板上并包括部分地暴露所述导电图案的开口;以及焊盘结构,所述焊盘结构设置在所述钝化层上以及所述钝化层的所述开口中并连接到所述导电图案。所述焊盘结构包括填充所述钝化层的所述开口且宽度大于所述开口的宽度的第一金属层和位于所述第一金属层上的第二金属层。所述第一金属层在所述第一金属层的外壁处具有第一厚度,在所述钝化层的顶表面上具有第二厚度以及在所述导电图案的顶表面上具有第三厚度。所述第二厚度大于所述第一厚度,并且所述第三厚度大于所述第二厚度。
  • 电子模块-201780090149.5
  • 池田康亮;松嵜理 - 新电元工业株式会社
  • 2017-05-19 - 2019-12-24 - H01L23/48
  • 本发明的电子模块,包括:第一基板11;第一导体层12,设置在所述第一基板11的一侧;第一电子元件13,设置在所述第一导体层12的一侧;第一连接体60,设置在所述第一电子元件13的一侧;第二电子元件23,设置在所述第一连接体60的一侧;以及第二连接体70,具有:设置在所述第二电子元件23的一侧的第二头部71、以及从所述第二头部71向另一侧延伸的,并且与所述第一基板11或所述第一导体层12相抵接的延伸部75。
  • 一种封装集成电路的连接件-201920565434.4
  • 顾亭;李兰珍;陈璟玉 - 苏州富达仪精密科技有限公司
  • 2019-04-24 - 2019-12-20 - H01L23/48
  • 本实用新型属于集成电路技术领域,尤其为一种封装集成电路的连接件,包括集成电路板和上引脚,所述成电路板一侧固定连接有上引脚,所述上引脚的一面开设有凹槽,远离成电路板的所述上引脚的一端固定有连接折叠条的一端,所述折叠条的另一端固定有下引脚,所述下引脚的一侧设置有上焊接面,所述下引脚的另一侧设置有下焊接面,所述焊接孔贯穿下引脚开设,所述焊接孔的两端开口分别设置在上焊接面和下焊接面上;在进行焊接的时候,焊接用的锡丝融化后,通过上焊接面流到外接电路板上,使引脚和集外接电路板之间焊接的更加牢固,通过折叠条对下引脚进行折叠,进而改变装置一侧引脚设置的长度,方便根据不同的电路板进行焊接。
  • 用于三维集成电路的深沟槽通孔-201910375457.3
  • 王奕;R.梅汉鲁;M.J.科布林斯基;T.加尼;M.波尔;M.纳波尔斯 - 英特尔公司
  • 2019-05-07 - 2019-12-17 - H01L23/48
  • 本发明涉及用于三维集成电路的深沟槽通孔。本文中描述的是与三维(3D)集成电路(IC)中的深沟槽通孔相关联的装置、方法和系统。3D IC可以包括具有逻辑晶体管阵列的逻辑层。3D IC可以进一步包括在3D IC的前侧上的一个或多个前侧互连以及在3D IC的后侧上的一个或多个后侧互连。深沟槽可以在逻辑层中,以将前侧互连导电耦合到后侧互连。深沟槽通孔可以形成在逻辑层中的虚设晶体管的扩散区或栅极区中。可以描述和/或要求保护其它实施例。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top