[发明专利]PCBA单板测试方法以及测试系统有效
| 申请号： | 201910767551.3 | 申请日： | 2019-08-19 |
| 公开（公告）号： | CN110456259B | 公开（公告）日： | 2021-12-03 |
| 发明（设计）人： | 陈嗣桥 | 申请（专利权）人： | 深圳坚朗海贝斯智能科技有限公司 |
| 主分类号： | G01R31/317 | 分类号： | G01R31/317;G01R31/3183 |
| 代理公司： | 北京商专润文专利代理事务所(普通合伙) 11317 | 代理人： | 欧菊花 |
| 地址： | 518000 广东省深圳*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供PCBA单板测试方法，包括以下步骤：测试软件接收用户的功能测试指令，并将发送功能测试指令到测试工装的控制器中；测试工装将功能测试指令发送给PCBA单板的主控MCU；PCBA单板上预留有供电测试点以及各个功能模块的测试接触点；控制器控制测试工装上的供电测试探针为PCBA单板提供电能；控制器控制项目测试探针和PCBA单板上对应的功能模块的测试接触点接触，进行功能模块测试；PCBA单板响应，控制器获取到PCBA单板的功能模块测试信息以及测试结果。本发明通过PCBA单板和测试工装的配合，覆盖硬件全功能测试，测试项目更加细化，可代替人工批量测试，提升生产硬件测试效率，保障出厂产品硬件无故障，大幅度降低生产成本。 | ||
| 搜索关键词： | pcba 单板 测试 方法 以及 系统 | ||
【主权项】：
1.PCBA单板测试方法，其特征在于，包括以下步骤：/n测试工装安装有控制器以及与控制器通信连接测试软件，测试工装的控制器与PCBA单板的主控MCU通信连接；/n测试软件接收用户的功能测试指令，并将发送功能测试指令到测试工装的控制器中；/n测试工装将功能测试指令发送给PCBA单板的主控MCU；/nPCBA单板上预留有供电测试点以及各个功能模块的测试接触点；/n控制器控制测试工装上的供电测试探针能够与PCBA单板供电测试点相接触，所述测试工装通过供电测试探针为PCBA单板提供电能；/n控制器控制测试工装上的项目测试探针和PCBA单板上对应的功能模块的测试接触点接触，输入功能模块的测试信号至PCBA单板进行功能模块测试；/nPCBA单板响应并进行与功能测试指令对应的功能模块的测试，控制器获取到测试信息以及测试结果；/n控制器将测试结果发送给测试软件。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳坚朗海贝斯智能科技有限公司，未经深圳坚朗海贝斯智能科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910767551.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种组合电路延迟测试方法及其系统-202310777937.9
- 虞志益;于贻鹤;尹宁远;潘万圆;唐成程 - 中山大学
- 2023-06-28 - 2023-10-27 - G01R31/317
- 本发明公开了一种组合电路延迟测试方法及其系统，方法包括：将多个待测试电路级联，在每个级联的待测试电路中插入中插单元，形成多组级联的测试电路；将测试数据输入多组级联的测试电路中，采用不同频率的时钟对多组级联的测试电路进行测试，获得多组级联电路的延迟时间；将多组级联中的所有中插单元级联成中插单元路径，获取中插单元电路的延迟时间；将多组级联电路的延迟时间减去中插单元电路的延迟时间除以多组级联的测试电路的级联个数，获得单个待测试电路延迟时间；本发明解决了无法测出最大延迟小于整体电路最小运行时钟周期的组合逻辑电路的问题，提高创新电路的性能评估能力。
- 一种用于电路测绘的电源与地管脚的识别方法-202310915927.7
- 杨今东 - 南京金威特机电科技有限公司
- 2023-07-25 - 2023-10-27 - G01R31/317
- 本发明公开了一种用于电路测绘的电源与地管脚的识别方法，涉及电路测绘技术领域，其中令∑N表示测绘的管脚为电源与地的合集，∑n
- 回退路径的选择方法和装置-202310663426.4
- 李文星;王天成;李华伟 - 中科鉴芯（北京）科技有限责任公司
- 2023-06-06 - 2023-10-27 - G01R31/317
- 本申请公开了一种回退路径的选择方法和装置。其中，该方法包括：利用训练样本对原始KNN算法模型进行训练，得到目标KNN算法模型，训练样本包括正样本和负样本，正样本表示与故障匹配的有效回退路径，负样本表示因与故障不匹配而引起回溯的无效回退路径；在利用POEDM测试生成方法生成测试向量的过程中，利用目标KNN算法模型选择回退路径，测试向量用于用电路进行故障测试，目标KNN算法模型用于利用从训练样本中学习到的线路节点的特征选择回退路径。本申请解决了相关技术中利用人工神经网络模型来指导PODEM的路径回退时，前期需要消耗大量的显存资源的技术问题。
- 一种测试组件-202111303793.0
- 李洪文;李贺;邸鹏飞;周坤;安宏柱 - 爱迪特（秦皇岛）科技股份有限公司
- 2021-11-05 - 2023-10-24 - G01R31/317
- 本发明属于口腔正畸实验技术领域，公开了一种测试组件，包括支架、颌架装置和测力装置。支架的一侧转动安装有丝杠，丝杠的一端与旋转手轮固定连接，支架沿丝杠径向两侧分别设置有滑杆，滑杆与丝杠平行且间隔设置；颌架装置安装于支架的另一侧，与丝杠相对设置，颌架装置用于固定矫治器模型；测力装置包括底座和测力器，测力器固定安装于底座，测力器的测力端朝向颌架装置；底座滑动安装于两个滑杆上，且与丝杠螺纹连接，丝杠转动能够带动底座沿滑杆移动。该测试组件可以实时模拟患者口内的矫治力，模拟患者口内环境，可以实时调节牵引橡皮圈的力值和距离，对临床应用于不同的病例有重要的参考意义。
- 一种SOC芯片及测试方法和系统-202310811918.3
- 王廷纯;周留洋;陈明波;詹晖 - 成都环宇芯科技有限公司
- 2023-07-04 - 2023-10-20 - G01R31/317
- 一种SOC芯片及测试方法和系统，涉及集成电路技术。本发明提供的SOC芯片包括测试电路单元(T‑Uint)和被测电路单元；所述测试电路单元(T‑Uint)包括：测试I/O引脚、测试I/O通路控制器、测试I/O属性控制器、测试模式进入控制器、测试操作模式控制器、测试总线模式控制器、测试总线主从控制器；所述测试I/O引脚用于测试主机与SOC芯片的通信及控制通路。本发明采用结构化的测试电路单元设计，适用于不同的SOC芯片的测试需求。
- 用于人类和机器学习的具有叠加与合成和动态眼触发的眼类分离器-202280013298.2
- J·J·皮克德;谈侃 - 特克特朗尼克公司
- 2022-02-03 - 2023-10-20 - G01R31/317
- 一种用于在测试和测量设备上生成图像的系统，包括：第一输入端，用于接受携带顺序数字信息的波形输入信号；以及图像生成器，其被构造为仅当数字信息的两个或更多个顺序码与所述波形输入的片段的顺序数字信息中携带的顺序码相匹配时，使用所述波形输入的片段来生成可视图像。可以使用用户定义的状态机比较器来确定在图像生成中使用所述波形输入信号的哪些片段。
- 一种采样电路、自测试电路以及芯片-202311144485.7
- 金晶;江喜平;王嵩;谈杰 - 西安紫光国芯半导体股份有限公司
- 2023-09-06 - 2023-10-13 - G01R31/317
- 本申请公开了一种采样电路。该采样电路应用在第一芯片上，第一芯片与至少一第二芯片三维集成在一起，其中，采样电路包括：状态机模块，用于发送初始采样信号；至少一延迟模块，分别连接状态机模块，其中，每个延迟模块分别被配置为接收初始采样信号，并对初始采样信号进行延迟匹配处理生成相应的延迟采样信号；至少一采样模块，分别连接对应的延迟模块，并接收对应的第二芯片的应答数据信号，以利用延迟采样信号对应答数据信号进行采样。本申请还公开了自测试电路以及芯片。本申请提高了MBIST自测试电路的自适应性能，减少了各种因素对片上延迟的影响。
- 一种用于微控制器芯片的数据分析装置-202321257487.2
- 彭丽;廖振辉 - 广东联科芯微电子有限公司
- 2023-05-23 - 2023-10-13 - G01R31/317
- 本实用新型公开一种用于微控制器芯片的数据分析装置，其包括检测台和芯片本体，所述检测台顶部的左侧设置有检测机构，所述芯片本体设置在检测机构的内部，所述检测台顶部的右侧设置有显示组件，通过设置检测机构和显示组件，经过检测机构的检测传输组件采用抽拉式的放置的方式来对芯片本体进行承载，然后将芯片本体至于检测传输组件内部后，以实现密封的数据分析使用，以避免受到外界因素的影响导致后续的数据分析出现不准确的情况，同时在芯片本体处于检测传输组件的抽拉结构顶部时，经过定位组件对芯片本体进行定位处理，使得避免检测传输组件的导体结构与芯片本体的导体之间不易出现接触不良的情况。
- 一种FPGA中的可配置互连节点的测试方法-202310830706.X
- 范继聪;徐彦峰;陈波寅;王桥 - 无锡中微亿芯有限公司
- 2023-07-07 - 2023-10-10 - G01R31/317
- 本申请公开了一种FPGA中的可配置互连节点的测试方法，涉及FPGA技术领域，该测试方法将全芯片中的所有待测的可配置互连节点以及相应的辅助通路模型化为一张包含顶点和有向边的完整的有向图，基于图论以覆盖率为驱动的方法遍历搜寻测试通路以得到覆盖率达标的测试用例，该方法以FPGA内互连资源的相互结构构建的有向图为基础来建立测试用例，而并不基于特定的芯片架构，且得到的测试通路都是简单的从一个信号输入端经过若干条互连线和可编程互连点后到达一个信号输出端，测试向量即是在这些测试通路的起点施加激励并在终点处得到相应响应即可，该测试方法的适用范围广、通用性强、易于操作、测试效率高。
- 一种MCU芯片失效检测告警电路-202011020551.6
- 吕向东;李灿 - 恒烁半导体（合肥）股份有限公司
- 2020-09-25 - 2023-09-26 - G01R31/317
- 本发明公开了一种MCU芯片失效检测告警电路，包括主板，所述主板上安装有主MCU芯片组、备用MCU芯片组和检测告警单元，所述检测告警单元分别连接主MCU芯片组和备用MCU芯片组；所述检测告警单元包括看门狗模块、报警模块、无线通信模块和数据备份管理单元；主板外侧设有工作电路，工作电路连接主板上的主MCU芯片组；主MCU芯片组包括主控芯片U1；本发明中，利用看门狗芯片监控主MCU芯片组，当看门狗芯片接收不到主控芯片发来的信号时，对主控芯片进行复位，如果复位不成功，则判断主控芯片为失效状态，报警电路报警，通过检测芯片启用备用MCU芯片组接管工作电路，同时启动数据备份管理单元进行数据备份，并通过无线通信模块将失效信息传输给主控制端，提高检修效率。
- 输入/输出总线中的毛刺检测-201811253708.2
- P·基梅尔曼 - 恩智浦美国有限公司
- 2018-10-26 - 2023-09-19 - G01R31/317
- 本公开涉及输入/输出总线中的毛刺检测。一种延迟电路，所述延迟电路包括接收数据输入的连接器垫、接收具有时钟边沿的时钟输入的垫管脚、接收所述数据输入的第一数据线、接收所述数据输入的第二数据线，所述第二数据线包括输出延迟的数据输出的延迟电路，和接受所述数据输入和延迟的数据输出并输出逻辑状态的至少一个逻辑门，其中所述逻辑状态确定在所述延迟的数据输出中是否存在毛刺，并且其中所述延迟电路包括记录在所述时钟边沿处所述至少一个逻辑门的输出以识别所述毛刺的至少一个延迟元件。
- 一种数字输入回路的自检方法及自检电路-202311028018.8
- 张伟;盛晓峰;朱光斗;姜卫栋 - 新誉集团有限公司
- 2023-08-16 - 2023-09-15 - G01R31/317
- 本发明涉及数字输入技术领域，具体涉及一种数字输入回路的自检方法及自检电路，所述自检方法包括以下步骤：采集数字输入回路的实际输出信号，根据所述实际输出信号定义所述数字输入回路的实际输入信号为第一电平信号；向所述数字输入回路注入一定宽度的第二电平信号，所述第二电平信号与所述第一电平信号的状态相反；采集数字输入回路的反馈输出信号，根据所述反馈输出信号判断所述数字输入回路是否正常。本发明提供的一种数字输入回路的自检方法及自检电路，可以对数字输入回路的有效性进行自检判断，并且拓展了数字输入回路有效性判断的场景，在各种工作状况下都能提前预判回路的正确性和可靠性，此外还可以减少控制器的GPIO资源占用。
- 用于高速输入/输出裕量测试的系统、方法和设备-202180091738.1
- D·S·弗洛里希;S·J·斯特里克林 - 特克特朗尼克公司
- 2021-11-23 - 2023-09-12 - G01R31/317
- 一种裕量测试设备，包括：至少一个接口，其被构造为连接到待测试设备(DUT)；一个或多个控制器，其被构造为基于伪随机数据序列和一个或多个预定义参数创建测试信号集合；和输出，其被构造为将所述测试信号集合发送到所述DUT。还描述用于用所公开的裕量测试器和其它测试设备测试DUT的方法和系统。
- 数字IP测试系统及方法-202310968668.4
- 请求不公布姓名 - 上海灵动微电子股份有限公司
- 2023-08-03 - 2023-09-08 - G01R31/317
- 本申请涉及集成电路领域，公开了一种数字IP测试系统及方法，可以实现不同数字功能的遍历测试。该系统包括上位机、第一下载器、第二下载器、待测器件、控制器、监控设备以及通信数据线。上位机通过第一下载器将测试程序下载至待测器件，通过第二下载器将控制程序下载至控制器，以及发送测试指令，控制程序对应于测试程序。待测器件接受测试指令，向控制器和监控设备发出启动信号。控制器的通信接口与待测器件的通信接口对应，通过通信数据线连接，控制器加载控制程序，并接受启动信号以产生不同测试激励对待测器件进行测试。监控设备接受启动信号后截取通信数据线中的通信信号，获取待测器件的反馈信息以监控待测器件的测试过程状态。
- 一种反熔丝FPGA高速测试电路-202311001211.2
- 王佐;尹自强 - 成都市硅海武林科技有限公司
- 2023-08-10 - 2023-09-08 - G01R31/317
- 本发明公开了一种反熔丝FPGA高速测试电路，涉及集成电路领域，包括测试采集模块和测试输出模块。所述测试采集模块分布于反熔丝FPGA片上的布线资源内，包括开漏输出NMOS管和开关MOS模块，可通过开关MOS模块对逻辑模块和/或IO模块的输出进行单个或批量的采集测试。所述测试输出模块包括交叉互耦的倒相PMOS管单元和下拉电阻单元，将测试采集模块输出的低电平“0”和高阻态转换成正常的高低逻辑电平。本发明可实现对芯片内部任意逻辑模块和/或IO模块输出的单个或批量测试，方便用户调试设计。并且用户调试完成后，可通过编程特定反熔丝，使得测试电路失效、内部节点不能被读取，保证了设计的安全性。
- 一种5G模块产品GPIO口测试电路及测试方法-202010864437.5
- 程明军 - 深圳市旗开电子有限公司
- 2020-08-25 - 2023-09-08 - G01R31/317
- 本发明提供一种5G模块产品GPIO口测试电路及测试方法，属于5G模块测试领域。本发明待测的5G模块产品设有自检程序、分别由自检程序控制的第一测试引脚和第二测试引脚，所述5G模块产品GPIO口测试电路包括第一开关模块、第二开关模块，所述第一开关模块的控制端与第一测试引脚相连，所述第一开关模块的一端与电源相连，另一端与第二开关模块的一端相连，第二开关模块的另一端接电源地，所述第二开关模块的控制器与第二测试引脚相连，所述5G模块产品的所有GPIO口并接在第一开关模块和第二开关模块之间。本发明的有益效果为：测试效率极高；测试效果好，功能覆盖完整。
- 一种FPGA芯片高温测试方法及装置-202310935807.3
- 李国光;潘勇;徐成华;魏育成;柳敬云 - 中科亿海微电子科技（苏州）有限公司
- 2023-07-28 - 2023-09-05 - G01R31/317
- 本发明提供了一种FPGA芯片高温测试方法及装置，通过使用常温测试板，并在常温测试板上预先存储测试数据的正确计算结果，将测试数据在高温测试板上的计算结果与常温测试板上的正确计算结果进行比对，如此，由于常温测试板与高温测试板通过并行数据线和控制信号线进行连接，并且于并行数据传输速率可以与计算时钟相同，因此通过并行数据线可以快速地将数据进行传递比对，提高了测试速度，试验表明，并行数据传输速率达到10MHz，而串行通信均在1MHz以下，传输带宽是原来100倍以上，相同测试时间内高温FPGA内计算翻转大大提升，提升了测试强度。
- 安全性测评方法和系统-202210190548.1
- 张帆;任轩乐;杨博麟;任奎 - 阿里巴巴（中国）有限公司
- 2022-02-28 - 2023-09-05 - G01R31/317
- 本发明实施例提供了一种安全性测评方法和系统。所述安全性测评方法由测评控制系统执行，包括：与待测芯片建立连接；控制待测芯片执行预设算法的测试代码，并检测待测芯片周围的电磁旁路信号，电磁旁路信号指示待测芯片周围的电磁场分布状态；确定电磁旁路信号的波形曲线特征与预设算法的相关程度；基于相关程度，确定待测芯片的电磁旁路安全性。在本发明实施例的方案中，确定电磁旁路信号的波形曲线特征与预设算法的相关程度，得到了待测芯片周围的电磁信号与测试代码的相关关系，使得能够通过配置测试代码的预设算法，提高了安全性测试的通用性，此外，基于相关程度，确定待测芯片的电磁旁路安全性，提高了安全性测试的便捷性。
- 数字芯片管脚逻辑电平的阈值测试装置及测试方法-201911094272.1
- 邴春秋 - 圣邦微电子（北京）股份有限公司
- 2019-11-11 - 2023-09-05 - G01R31/317
- 本发明公开了一种数字芯片管脚逻辑电平的阈值测试装置及测试方法，测试装置包括：微控制器，提供第一时钟信号和第一数据信号；第一电压源，基于第一电压信号提供第一控制信号；第二电压源，基于第二电压信号提供第二控制信号；逻辑电平转换芯片，根据第一控制信号和第二控制信号输出第二时钟信号和第二数据信号至待测芯片，根据待测芯片能够识别的第二时钟信号和第二数据信号中最大逻辑高电平和最小逻辑低电平获得第一阈值电压和第二阈值电压。能够实现对I2C的逻辑高低电平的阈值测试，且在设计时不需要增加额外的测试电路，降低了芯片设计成本。
- 芯片内自检装置、方法、电子设备及存储介质-202310898024.2
- 吴正中;张辉;唐才荣;刘强;邓能文;张祥彬;王晓东 - 北京城建智控科技股份有限公司
- 2023-07-21 - 2023-08-25 - G01R31/317
- 本发明提供一种芯片内自检装置、方法、电子设备及存储介质，涉及数据处理技术领域，包括：时钟信号模块、选择器和自检电路，选择器分别与时钟信号模块和自检电路通信连接；其中，时钟信号模块用于生成内部时钟信号，并接收外部输入的外部时钟信号，将内部时钟信号和外部时钟信号传输到选择器；其中，选择器用于控制内部时钟信号和外部时钟信号交替输入到自检电路；其中，自检电路用于对交替输入的内部时钟信号和外部时钟信号进行自检分析，得到检测结果。在芯片内部产生一个已知频率的内部时钟信号，进而通过内部时钟信号来对自检电路进行检测，在有效保证自检电路正常工作的情况下，准确的对外部时钟信号进行时钟频率检测。
- 测试故障的方法及电路-202210233877.X
- 拉古拉曼·拉贾纳拉亚南 - 联发科技（新加坡）私人有限公司
- 2022-03-10 - 2023-08-25 - G01R31/317
- 本发明提供测试故障的方法及电路。其中本发明提供的一种测试集成时钟门控(ICG)单元的故障的电路，该电路包括：触发器，其中该触发器的输入时钟信号是该ICG单元的输出，其中该触发器接收该触发器的输出的反相作为输入数据信号并基于该触发器的输出确定该ICG单元的使能网络是否具有固定在0故障。本发明实施例可完成对ICG的使能网络的故障测试及可借助ICG单元完成跳变故障测试。
- ATE系统中的距离切换毛刺抑制-202180082606.2
- D·埃亨尼;B·P·金萨拉 - 亚德诺半导体国际无限责任公司
- 2021-12-02 - 2023-08-18 - G01R31/317
- 信号驱动器系统可以包括一个或多个力放大器，所述力放大器被配置为向诸如被测器件(DUT)节点之类的输出节点提供驱动信号。该系统可以包括耦合在第一力放大器和输出节点之间的第一开关电路，并且第一开关电路可以包括具有各自不同电阻特性的开关电路的多个并联实例。该系统可以包括耦合在第二力放大器和输出节点之间的第二开关电路。该系统可以包括控制电路，该控制电路被配置为控制第一开关电路的开关电路实例以减轻输出节点处的毛刺，例如，当在第一驱动信号和第二驱动信号之间切换时。
- 一种基于数字信号集成电路测试系统的DDR3功能测试平台-201911300661.5
- 姜曾;杨超;马天赐;刘建明;陈瑶;陈六赢 - 成都华微电子科技股份有限公司
- 2019-12-17 - 2023-08-11 - G01R31/317
- 本发明属于数字集成电路测试领域，具体涉及一种基于数字信号集成电路测试系统EVA100的DDR3功能测试平台，该平台包括EVA100测试机台、FPGA中控板和待测DDR3芯片，其中FPGA中控板包括FPGA最小系统，电源配电网络、LED电路、DDR3电路、EVA控制接口电路，FPGA最小系统包括FPGA芯片、时钟电路、复位电路和配置电路；其中FPGA芯片中包括信号同步处理模块以及DDR3测控模块，信号同步处理模块通过EVA控制接口电路实现与EVA100测试机台之间的数据收发，对来自EVA100测试机台的数据帧进行同步解析，并根据解析结果选择测试运行模式，通过DDR3测控模块完成指定的功能测试操作，并最终将测试结果同步反馈给EVA100测试机台；DDR3测控模块实现对待测DDR3芯片的测试流程控制与功能测试。
- 一种晶圆测试信号输出不同步实现多颗并测电路及方法-202310567198.0
- 徐凯;刘华忠 - 东莞市立芯泰半导体有限公司
- 2023-05-19 - 2023-08-08 - G01R31/317
- 本发明涉及芯片测试技术领域，且公开了一种晶圆测试信号输出不同步实现多颗并测电路及方法，电路包括有两个芯片连接排针，以及与芯片连接排针连接的八个数据抓取通道G6K‑2F‑，进行对应的连接G6K‑2F‑，而G6K‑2F‑则与‑EPF10K50EQC240‑1进行连接，同时通过0.1uf在EPF10K50EQC240的VCC上，稳定电源，在EPF10K50EQC240‑1连接后与2个LT1528芯片分别连接，通过自带电源输入排针的5V电源，使用2个LT1528芯片分别降压到4.2V及3.3V的两个电源，给电路供电，同时搭配33uf来给LT1528芯片降压后的电压进行稳压，本发明此电路可兼容处理多种数字芯片的测试，根据不同数字产品的输出信号来分配对应通道，从而抓取不同数字芯片的数据进行分析计算，很好的配合测试系统的测试环境，提高测试速度，降低测试成本。
- 一种基于内置温度监测器的FPGA单粒子闩锁效应测试系统及方法-202011451798.3
- 朱志强;李学武;陈雷;刘怀锋;杨泽宇;刘映光 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2020-12-09 - 2023-08-08 - G01R31/317
- 本发明提供了一种基于内置温度监测器的FPGA单粒子闩锁效应测试系统及方法，该测试系统包括上位机和测试板；上位机负责流程控制和数据处理；测试板包括控制处理FPGA、配置FLASH、DDR存储器以及被测FPGA；测试板负责完成被测FPGA的配置，同时完成被测FPGA结温和工作电流的监测，最终得到被测FPGA指定结温条件下闩锁阈值。本发明通过将被测FPGA配置成移位寄存器链功能进行自加热，充分利用被测FPGA内部集成的温度监测器持续监测被测FPGA结温，达到指定结温条件后，控制处理FPGA实时监测被测FPGA工作电流，最终获得被测FPGA指定结温条件下的闩锁阈值。
- 具有串行时钟路由管线的时钟监测单元-202180076675.2
- F·萨卢佐;S·德纳;A·帕德克;V·巴特 - 高通股份有限公司
- 2021-12-03 - 2023-08-04 - G01R31/317
- 一种装置包括：包括第一组时钟输入和时钟输出的串行时钟路由管线；包括分别耦合到串行时钟路由管线的第一组时钟输入的第一组时钟输出的第一组时钟发生器；以及包括耦合到串行时钟路由管线的时钟输出的第一时钟输入以及用于提供与第一组时钟发生器中的一个或多个时钟发生器有关的信息的第一状态输出的第一时钟监测单元。该装置还可以包括分别耦合到该组时钟发生器的一组锁相环(PLL)；该组PLL还耦合到时钟监测单元。
- 一种提高集成电路测试覆盖率的方法及装置-202011441931.7
- 葛颖峰;李孙华;徐祎喆;朱勇 - 重庆百瑞互联电子技术有限公司
- 2020-12-08 - 2023-08-04 - G01R31/317
- 本申请公开一种提高集成电路测试覆盖率的方法及装置，涉及集成电路设计领域。该方法包括：获取集成电路中的不可控输入寄存器，包括，根据集成电路中任一可观测的第一输出寄存器，确定以第一输出寄存器为输出的第一输入寄存器中的第一不可控输入寄存器；根据第一不可控输入寄存器，确定以第一不可控输入寄存器为输入的第二输出寄存器；根据第N输出寄存器，确定以第N输出寄存器为输出的第N输入寄存器中的第N不可控输入寄存器；对不可控输入寄存器进行修复，包括：在不可控输入寄存器处分别添加可控输入寄存器，进行修复。通过分析、搜索集成电路中不可控输入寄存器，并在不可控输入寄存器处添加可控输入寄存器，以提高集成电路测试覆盖率。
- 多维故障注入方法及系统-202310429677.6
- 张祖松;潘雨洋;王驰;李彦昭;马哲 - 北京银联金卡科技有限公司
- 2023-04-20 - 2023-07-25 - G01R31/317
- 本发明提供一种多维故障注入方法及系统，设置各注入模块的初始参数；监测集成电路的特征指标，当特征指标达标时，注入模块对集成电路的若干基本单元注入故障参数；获取至少一个所述基本单元输出的故障参数，对其进行安全性分析得到结果；判断是否所有注入模块的参数均已被遍历并输出安全分析结果，若是则结束，否则继续注入故障参数。优点是能够到多因素共同作用时集成电路信息安全性的变化情况，有利于找到量变引起质变的突破点，从而评估集成电路的信息安全性。多维故障注入模组可由不同类型或相同类型的故障注入模块组合而成，各维度之间是并列且独立的关系，组合方式灵活。
- 一种时钟信号丢失检测电路-202010794230.5
- 严仁辉 - 上海川土微电子有限公司
- 2020-08-10 - 2023-07-25 - G01R31/317
- 本发明提供了一种时钟信号丢失检测电路，包括触发器、第一反相器、或门、延时电路、第二反相器、第一PMOS管；所述触发器的数据输入端连接固定的高电平，时钟输入端连接待检测时钟信号，输出端连接第一反相器的输入端，所述第一反相器的输出端分别连接所述第一PMOS管的栅极和所述或门的输入端的一端，所述或门的输入端的另一端连接信号检测电路的输出端，或门的输出端经过所述延时电路后与所述第二反相器的输入端连接，所述第二反相器的输出端与所述触发器的复位端连接。本发明无需额外的参考时钟就能够对时钟信号本身丢失与否进行检测并产生相应的指示信号，便于系统的复位。
- 一种芯片端口状态检测电路、芯片及通信终端-202011276886.4
- 王永寿;高晨阳;林升 - 上海唯捷创芯电子技术有限公司
- 2020-11-16 - 2023-07-21 - G01R31/317
- 本发明公开了一种芯片端口状态检测电路、芯片及通信终端。该芯片端口状态检测电路通过端口检测转换电路将待检测端口的状态转换为相应的电压，分别输出到第一比较器和第二比较器，与相应的输入参考电压进行比较后，向芯片ID判断电路输出逻辑信号，得到与芯片待检测端口状态对应的芯片ID，以区分出多颗相同的芯片。另一方面，通过动态偏置电流产生电路在电源电压开始建立到建立完成之前和在电源电压建立完成之后分别为第一比较器和第二比较器提供偏置电流以及静态工作点，不仅实现在通信终端识别芯片之前对芯片的待检测端口状态完成检测，满足对芯片待检测端口快速检测的要求，而且可以满足芯片端口状态检测电路静态低功耗且实时检测的要求。
- 专利分类
