[发明专利]一种基于TSV的多芯片的封装结构及其制备方法在审
| 申请号： | 201910689442.4 | 申请日： | 2019-07-29 |
| 公开（公告）号： | CN110335859A | 公开（公告）日： | 2019-10-15 |
| 发明（设计）人： | 李恒甫;曹立强 | 申请（专利权）人： | 上海先方半导体有限公司 |
| 主分类号： | H01L23/538 | 分类号： | H01L23/538;H01L23/48;H01L23/498;H01L21/48;H01L21/768 |
| 代理公司： | 北京三聚阳光知识产权代理有限公司 11250 | 代理人： | 李静 |
| 地址： | 200131 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及芯片封装领域，具体涉及一种基于TSV的多芯片的封装结构及其制备方法，多芯片封装结构包括互连结构；第一芯片，设置在互连结构上；转接板，设置在互连结构上，转接板与第一芯片位于互连结构上的同一侧，转接板的厚度大于第一芯片；第二芯片，第二芯片设置在转接板上，且与互连结构相对设置；以及，封装层。通过设置互连结构与转接板，转接板具有一定厚度，且第二芯片安装在转接板上，使得第一芯片与第二芯片可以处于两个不同高度的平面上，从而实现了多芯片之间的三维封装，与现有技术相比，本发明提供的封装结构中，第一芯片与第二芯片的尺寸之和不必再受限于互连结构平面尺寸的大小，从而扩展了芯片封装结构的多元化发展。 | ||
| 搜索关键词： | 互连结构 转接板 芯片 封装结构 多芯片 制备 多芯片封装结构 芯片封装结构 芯片封装领域 三维封装 相对设置 芯片安装 多元化 封装层 受限 | ||
【主权项】：
1.一种基于TSV的多芯片封装结构，其特征在于，包括：互连结构(1)，其上布设有互连线(102)；第一芯片(2)，其设置在所述互连结构(1)上且与所述互连结构(1)电连接；转接板(3)，其上开设有TSV阵列(31)，所述TSV孔内填充有导电金属，所述转接板(3)设置在互连结构(1)上且与所述互连结构(1)电连接，所述转接板(3)与所述第一芯片(2)位于所述互连结构(1)上的同一侧，所述转接板(3)的厚度大于所述第一芯片(2)；第二芯片(4)，所述第二芯片(4)设置在所述转接板(3)上，且与所述互连结构(1)相对设置，所述第二芯片(4)与所述转接板(3)电连接；以及，封装层(5)，设置在互连结构(1)上，用于对所述转接板(3)、第一芯片(2)以及第二芯片(4)进行封装。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海先方半导体有限公司，未经上海先方半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910689442.4/，转载请声明来源钻瓜专利网。
- 上一篇：堆叠管芯之间的螺旋形螺旋电感器
- 下一篇：显示面板及显示面板的制造方法
- 同类专利
- 包括滑动互连结构的柔性装置-201610202537.5
- 李承烨;姜周炫;金钟薰;裴汉俊 - 爱思开海力士有限公司
- 2016-04-01 - 2019-11-08 - H01L23/538
- 包括滑动互连结构的柔性装置。一种柔性装置包括第一导电图案、第二导电图案和介电层。所述第一导电图案包括第一滑动接触部和第一延伸部。所述第二导电图案包括与所述第一滑动接触部交叠的第二滑动接触部，并且所述第二导电图案包括第二延伸部。所述第二滑动接触部与所述第一滑动接触部接触，并且可在所述第一滑动接触部上移动以进行滑动运动。所述第一导电图案和所述第二导电图案嵌入在所述介电层中。
- 具有预形成过孔的嵌入式封装-201480055178.4
- I·莫哈梅德;B·哈巴 - 伊文萨思公司
- 2014-08-07 - 2019-11-08 - H01L23/538
- 本发明公开了微电子组件，以及制作微电子组件的方法。在一些实施例中，微电子组件(100)包括微电子元件(102)，所述微电子元件(102)具有界定前表面(104)的边缘表面(106)，以及所述前表面(104)处的触点(112)；刚性金属柱(114)，所述刚性金属柱(114)设置在至少一个边缘表面(106)与所述组件(100)的对应边缘之间，每个金属柱(114)的侧壁(116)将第一端面(118)与第二端面(120)分隔开，所述侧壁(116)具有小于约1微米的均方根(rms)表面粗糙度；包封(122)，所述包封(122)至少接触所述边缘表面(106)和所述侧壁(116)；绝缘层(136)，所述绝缘层(136)覆盖在所述包封(122)上；连接元件(128)，所述连接元件(128)延伸穿过所述绝缘层(136)，其中至少一些连接元件(128)的横截面比所述金属柱(114)的横截面小；重新分布结构(126)，所述重新分布结构(126)沉积在所述绝缘层(136)上并通过所述第一连接元件(128)将第一端子(131)与对应的金属柱(114)电连接，一些金属柱(114)与微电子元件(102)的触点(112)电连接。
- 双面SiP三维封装结构-201710875230.6
- 林耀剑 - 江苏长电科技股份有限公司
- 2017-09-25 - 2019-11-01 - H01L23/538
- 本发明涉及一种双面SiP三维封装结构，它包括核心转接板（1），所述核心转接板（1）正面贴装有扇出型晶圆级封装结构（2）、第一被动元件（3）和第一3D导电部件（4），所述核心转接板（1）背面贴装有芯片（7）、第二被动元件（8）和第二3D导电部件（6），所述第二3D导电部件（6）背面设置有第一焊球（10），所述封装结构顶面和侧面设置有屏蔽层（15），所述第一3D导电部件（4）正面处的屏蔽层（15）设置有开口（16）。本发明能够使用预制的3D导电部件成为堆叠封装的支撑结构，将3D导电部件作为电磁屏蔽的接地端，可以降低封装模组的尺寸高度，提高封装模组的高频性能，有效的防止电磁干扰。
- 互连结构-201920511807.X
- 孙明亮;吴孝哲;林宗贤;吴龙江;熊建锋;吴明 - 德淮半导体有限公司
- 2019-04-15 - 2019-11-01 - H01L23/538
- 本实用新型涉及半导体器件技术领域，提供了一种半导体器件的互连机构。其中，半导体器件的互连结构包括：介质层；金属互连层，设置于介质层内，金属互连层由第一金属材料制得；种子层，设置于介质层和金属互连层之间，种子层具有第一种子层和第二种子层，第一种子层由第一金属材料制得，第二种子层由金属活性强于第一金属材料的第二金属材料制得。在本实用新型中，互连结构的种子层包括第一种子层和第二种子层，其中第二种子层的金属活性强于第一种子层的金属活性，从而在进行化学电镀时，通过牺牲第二种子层，并在第一种子层上形成钝化层保护第一种子层，缓解第一种子层被电镀液侵蚀的现象。
- 互连结构及半导体器件-201920043099.1
- 高成 - 长鑫存储技术有限公司
- 2019-01-10 - 2019-10-29 - H01L23/538
- 本实用新型提供一种互连结构及半导体器件，所述互连结构包括：基底，第一层间介质层，位于基底上，且第一层间介质层内具有第一金属层，第二层间介质层，覆盖第一层间介质层和第一金属层，且第二层间介质层内形成有第二凹槽，第二凹槽暴露出部分第一金属层，第二阻挡层，形成于第二凹槽的侧壁及底部，且第二阻挡层的材质包含钽化钌；第二金属层，填充于第二凹槽内。在第二凹槽的侧壁及底部形成有第二阻挡层，且第二阻挡层的材质包含钽化钌，从而使得后续形成的第二金属层的浸润性更好。并且，第一金属层内形成有凹陷，使得通孔的底部呈弧形，增大了通孔电流的横截面积，从而减小通孔的接触电阻，增加抗电子迁移能力。
- 半导体器件-201920076070.3
- 不公告发明人 - 长鑫存储技术有限公司
- 2019-01-16 - 2019-10-25 - H01L23/538
- 本实用新型提供一种半导体器件。该半导体器件具备：第一介电质层，其沉积在半导体衬底上；第二介电质层，其沉积在所述第一介电质层上；接触孔，分别对所述第一介电质层和所述第二介电质层进行蚀刻而形成，具有高深宽比，且具有垂直轮廓或者正面轮廓；第一金属层，其沉积在所述接触孔中；阻挡层，其形成在沉积了所述第一金属层的所述接触孔的上方；以及第二金属层，其沉积在所述阻挡层上。
- 差分硅通孔阵列中的噪声抑制方法及其差分信号传输结构-201810320148.1
- 赵文生;泮金炜;王高峰 - 杭州电子科技大学
- 2018-04-11 - 2019-10-18 - H01L23/538
- 本发明公开差分硅通孔阵列中的噪声抑制方法及其差分信号传输结构。本发明采用在差分对结构间引入补偿电容的方法，从而达到降低差分信号之间的串扰。差分信号传输结构包括顶层介质层和底层半导体衬底层。顶层介质层内设置有两个MIM电容；第一MIM电容由第一金属上极板、第一MIM电容介质、第一金属下极板构成，第二MIM电容由第二金属上极板、第二MIM电容介质、第二金属下极板构成；底层半导体衬底层内设有五个上下贯通的硅通孔；第一金属柱、第二金属柱组成第一个差分对结构，第三金属柱、第四金属柱组成第二个差分对结构，用于传输差分信号；第五金属柱作为返回路径。
- 半导体器件-201610008571.9
- 仮屋崎修一;白井航;及川隆一;久保山贤一 - 瑞萨电子株式会社
- 2016-01-07 - 2019-10-18 - H01L23/538
- 本发明涉及一种半导体器件。为了提高在半导体芯片之间耦合的内插板的信号传输可靠性。参考电位布线和参考电位布线设置在内插板的第一布线层中设置的信号布线的两个相邻侧。而且，参考电位布线和参考电位布线设置在内插板的第二布线层中设置的信号布线的两个相邻侧。而且，信号布线和信号布线在平面图中彼此交叉。第一布线层的参考电位布线以及第二布线层的参考电位布线在它们的交叉部的周边处彼此耦合。
- 一种基于TSV的多芯片的封装结构及其制备方法-201910689442.4
- 李恒甫;曹立强 - 上海先方半导体有限公司
- 2019-07-29 - 2019-10-15 - H01L23/538
- 本发明涉及芯片封装领域，具体涉及一种基于TSV的多芯片的封装结构及其制备方法，多芯片封装结构包括互连结构；第一芯片，设置在互连结构上；转接板，设置在互连结构上，转接板与第一芯片位于互连结构上的同一侧，转接板的厚度大于第一芯片；第二芯片，第二芯片设置在转接板上，且与互连结构相对设置；以及，封装层。通过设置互连结构与转接板，转接板具有一定厚度，且第二芯片安装在转接板上，使得第一芯片与第二芯片可以处于两个不同高度的平面上，从而实现了多芯片之间的三维封装，与现有技术相比，本发明提供的封装结构中，第一芯片与第二芯片的尺寸之和不必再受限于互连结构平面尺寸的大小，从而扩展了芯片封装结构的多元化发展。
- 半导体器件互连装置及柔性电路板-201920334918.8
- 滕乙超;魏瑀;刘东亮 - 浙江荷清柔性电子技术有限公司
- 2019-03-15 - 2019-09-27 - H01L23/538
- 本申请涉及一种半导体器件互连装置及柔性电路板，在将半导体器件封装于电路板的基板时，基板上设置有微斜坡结构，微斜坡结构同时与半导体器件的侧表面接触，通过打印连接线的方式将半导体器件的键合点与基板上对应的焊接点连接起来，并且打印的连接线有一部分位于斜坡结构上，从而形成一种半导体器件互连装置。通过上述装置将半导体器件封装于基板，实现半导体器件的互连，当电路板的基板发生弯曲时，所打印的连接线能够随着基板的弯曲而发生一定的形变，不会发生脱键、断裂等问题。并且，由于斜坡结构的存在，还能够避免发生由于重力、结合力等使得线路的导电性能不佳的问题，有效地提高了半导体器件的封装可靠性。
- 双通道二极管串-201910530007.7
- 浦珺慧 - 上海华力微电子有限公司
- 2019-06-19 - 2019-09-20 - H01L23/538
- 本发明公开了一种双通道二极管串，包括：由底部半导体衬底、绝缘介质埋层和顶部半导体层叠加而成的SOI衬底；第一二极管串形成在顶部半导体层中；第二二极管串形成在底部半导体衬底中；第一二极管串具有第一电极和第二电极；第二二极管串具有第三电极和第四电极；第一电极和第三电极短接；第二电极和第四电极短接；第一二极管串的导通路径和第二二极管串的导通路径上下重叠且通过绝缘介质埋层隔离以节约版图面积。本发明能减少器件的面积，提高芯片的面积利用率。
- 半导体封装结构及其制造方法-201810562829.9
- 博恩·卡尔·艾皮特;颜尤龙 - 日月光半导体制造股份有限公司
- 2018-06-04 - 2019-09-17 - H01L23/538
- 一种半导体封装结构包含第一经图案化导电层，所述第一经图案化导电层包含第一导电衬垫、第二导电衬垫以及安置于所述第一导电衬垫与所述第二第一导电衬垫之间的第一导电迹线。所述第一导电衬垫界定凹部。所述半导体封装结构进一步包含第二经图案化导电层，所述第二经图案化导电层包含第三导电衬垫。所述半导体封装结构进一步包含第一立柱凸块，所述第一立柱凸块将所述第一经图案化导电层的所述第一导电衬垫电连接到所述第二经图案化导电层的所述第三导电衬垫。所述半导体封装结构进一步包含安置于所述第一经图案化导电层与所述第二经图案化导电层之间的第一囊封层。
- 局部高密度基底布线-201410116450.7
- R·斯塔克斯托恩;D·马利克;J·S·居泽尔;C-P·秋;D·库尔卡尼;R·V·马哈詹 - 英特尔公司
- 2014-03-26 - 2019-09-17 - H01L23/538
- 于此总体描述了对于局部高密度基底布线的系统和方法的实施例。在一个或多个实施例中，设备包含介质、第一和第二电路元件、互连元件、以及介电层。所述介质中能够包含低密度布线。所述互连元件能够被嵌入于所述介质中，并且所述互连元件中能够包含多个导电部件，所述导电部件能够电耦合至所述第一电路元件和所述第二电路元件。所述互连元件中能够包含高密度布线。所述介电层能够在所述互连管芯之上，所述介电层包含穿过所述介电层的所述第一和第二电路元件。
- 一种TSV垂直开关及其制备方法-201910418992.2
- 王凤娟;文炳成;余宁梅 - 西安理工大学
- 2019-05-20 - 2019-09-06 - H01L23/538
- 本发明公开了一种TSV垂直开关，包括P型硅衬底，硅衬底上开设有通孔，通孔内部从内向外依次设置有金属柱和介质层，金属柱上设置有栅极端子，靠近通孔两端端部的介质层外分别设置有n型参杂区，n型参杂区端面上设置有金属层，两端金属层上分别引出有源、漏端子。本发明还公开了一种TSV垂直开关的制备方法，本发明TSV垂直开关载流大、面积小，而且制备工艺简单。
- 一种芯片封装结构及其制造方法-201910520072.1
- 任玉龙;孙鹏;曹立强 - 上海先方半导体有限公司
- 2019-06-17 - 2019-09-06 - H01L23/538
- 本发明公开了一种芯片封装结构，包括：塑封层；第一芯片，所述第一芯片包覆在所述塑封层内，且所述第一芯片具有第一芯片焊盘；转接板，所述转接板的第一面与所述塑封层、第一芯片背面相连，所述转接板具有芯片嵌入槽和导电通孔；引线，所述引线电连接所述第一芯片焊盘至所述导电通孔；第二芯片，所述第二芯片设置在所述转接板的所述芯片嵌入槽中，且所述第二芯片与所述第一芯片背对背；填胶层，所述填胶层填充所述第二芯片与所述芯片嵌入槽之间的间隙，并覆盖除第二芯片焊盘位置外的所述第二芯片；重新布局布线层，设置在所述转接板的第二面，且所述重新布局布线层与所述导电通孔、所述第二芯片焊盘电连接；介质层，所述介质层设置在所述转接板的第二面，用于所述重新布局布线层的层间和同层金属间的绝缘保护；以及外接焊球，所述外接焊球与所述重新布局布线层电连接。
- 使用薄膜晶体管的可重配置的互连布置-201910145003.7
- A.A.沙尔马;J.T.卡瓦列罗斯;G.德维;W.拉赫马迪;R.皮拉里塞蒂 - 英特尔公司
- 2019-02-27 - 2019-09-03 - H01L23/538
- 提供了使用薄膜晶体管的可重配置的互连布置。本文中所公开的是包括薄膜晶体管（TFT）的可重配置的互连布置。示例性的布置包括被提供在半导体衬底之上的TFT，所述布置包括在TFT与半导体衬底之间的一个或多个金属互连层，以及被提供在TFT的与面向半导体衬底的侧相对的侧之上的一个或多个金属互连层。将TFT集成在互连布置的金属互连层中间有利地允许通过控制被施加到TFT的栅极电极的电压来控制在各种电路元件之间的电连接性。
- 半导体封装件及功率模块-201790000891.8
- 林承园;全五燮;孙焌瑞;钟马尅;欧拉夫·兹施昌 - 快捷半导体公司
- 2017-06-16 - 2019-08-20 - H01L23/538
- 本申请涉及半导体封装件及功率模块。半导体封装件的实施方式可包括：第一基底，所述第一基底具有耦接在第一金属层与第二金属层之间的第一介电层；第二基底，所述第二基底具有耦接在第三金属层与第四金属层之间的第二介电层。第一管芯可与第一电间隔件耦接，所述第一电间隔件耦接在所述第一基底与所述第二基底之间的空间中并与所述第一基底和所述第二基底耦接，并且第二管芯可与第二电间隔件耦接，所述第二电间隔件耦接在所述第一基底与所述第二基底之间的空间中并与所述第一基底和所述第二基底耦接。
- 半导体器件及形成方法-201910435349.0
- 刘冲;曹秀 - 上海华虹宏力半导体制造有限公司
- 2019-05-23 - 2019-08-13 - H01L23/538
- 本发明提供了一种半导体器件及形成方法，所述半导体器件包括：半导体基底、介电质层以及导电插塞；所述介电质层位于所述半导体基底上，所述介电质层包括掺杂物，沿远离所述半导体基底表面的方向，所述掺杂物在所述介电质层中的总掺杂浓度逐渐降低，所述介电质层中形成有暴露所述导电结构的通孔，所述导电插塞填充所述通孔。本发明提供的半导体器件中介电质层中掺杂物的总掺杂浓度沿远离所述半导体基底的方向逐渐降低，由于掺杂浓度较大的介电质层更容易被刻蚀去除，从而在刻蚀介电质层形成通孔时，随着刻蚀深度增加，刻蚀速率不会明显降低，从而可以改善通孔的底部形貌，形成符合要求的通孔，进而改善半导体器件性能。
- 有源原子供应源和具有其的集成电路-201610912553.3
- 林明贤;欧东尼 - 台湾积体电路制造股份有限公司
- 2016-10-20 - 2019-08-02 - H01L23/538
- 集成电路(IC)包括第一导体，位于IC的一层中；第二导体，位于IC的另一层中；第一金属塞，连接第一导体和第二导体。IC还包括位于IC的一层中并接合至所述第一导体的原子源导体(ASC)以及将ASC连接至IC的电压源的第二金属塞。第一导体和ASC被配置为偏置连接至不同的电压，以建立从第二金属塞到第一金属塞的电子路径，使得ASC充当用于第一导体的有源原子源。本发明还提供了一种有源原子供应源和具有其的集成电路。
- 半导体器件-201910035207.5
- 及川隆一 - 瑞萨电子株式会社
- 2019-01-15 - 2019-07-30 - H01L23/538
- 本申请涉及半导体器件。在抑制了中介层中形成的布线之间的寄生电容的增加的同时，减少了中介层中形成的布线之间的串扰。半导体器件具有中介层，该中介层包括第一布线层、形成在第一布线层之上的第二布线层以及形成在第二布线层之上的第三布线层。在平面图中，形成在第一布线层中的第一信号布线和形成在第二布线层中的参考布线彼此远离。类似地，在平面图中，形成在第二布线层中的参考布线和形成在第三布线层中的第三信号布线彼此远离。
- 半导体管芯封装件及其形成方法-201811390502.4
- 萧景文;林志伟;张纬森;胡延章;潘国龙;黄育智 - 台湾积体电路制造股份有限公司
- 2013-05-24 - 2019-07-26 - H01L23/538
- 本发明公开了层叠封装件的外围电连接，在管芯边缘处使用通过将衬底通孔(TSV)锯为两半而形成的侧壁通孔(TsV)来形成管芯封装件的机制的各个实施例能够使各种半导体管芯和无源部件电连接以实现目标电性能。与TsV一起使用具有再分布层(RDL)的再分布结构能够实现电连接。由于TsV远离器件区域，所以器件区域不会经受TSV形成所引起的应力。此外，通过TsV电连接上部管芯与下部管芯增加了管芯封装件的面积利用率。
- 具有偏移通孔的集成电路封装-201811602711.0
- 迈克尔·卓颖·苏;雷富;弗兰克·库彻梅斯特 - 超威半导体公司
- 2013-06-25 - 2019-07-26 - H01L23/538
- 集成电路封装包括通孔，所述通孔中的每一个从与半导体芯片上的集成电路连通的衬垫延伸通过上覆于所述半导体芯片上的绝缘材料至面向衬底的附着面。每个通孔的接近所述附着面的部分横向偏离接近所述衬垫的所述部分，其在远离所述半导体芯片的中心的方向上从所述衬垫延伸。容纳在所述通孔中的金属材料使所述半导体芯片与所述衬底机械地并电气地互连。
- 半导体器件-201910037891.0
- 洪智硕;李基硕;朴济民;黄有商 - 三星电子株式会社
- 2019-01-15 - 2019-07-23 - H01L23/538
- 一种半导体器件，包括：半导体衬底上的层间绝缘层、在层间绝缘层中的通路塞和通路塞上的布线线路，其中通路塞和布线线路彼此耦接并形成阶梯结构。半导体器件包括在层间绝缘层和通路塞之间的第一气隙区、以及在层间绝缘层和布线线路之间的第二气隙区。第一气隙区和第二气隙区彼此不竖直重叠。
- 一种采用柔性基板和TSV芯片的封装结构及其制作方法-201910153762.8
- 杨志;缪富军;赵励强 - 江苏长电科技股份有限公司
- 2019-03-01 - 2019-07-19 - H01L23/538
- 本发明涉及一种采用柔性基板和TSV芯片的封装结构及其制作方法，所述封装结构包括弯折布置的柔性基板(5)，所述柔性基板(5)弯折部内侧设置有TSV芯片(6)，所述TSV芯片(6)正面和背面均通过第一凸块(7)与柔性基板(5)相连接，弯折布置的柔性基板(5)上表面设置有焊接芯片(1)、倒装芯片(2)或SMT元器件(9)。本发明一种采用柔性基板和TSV芯片的封装结构，它采用在柔性基板上贴装TSV芯片，将柔性基板弯折后焊接在TSV芯片的另一面，柔性基板弯折后朝上的一面有用于顶层芯片或元器件贴装的焊盘，从而能将芯片或元器件直接贴装在柔性基板之上。
- 一种多芯片封装结构以及制备此多芯片封装的方法-201410256828.3
- 陈士弘 - 旺宏电子股份有限公司
- 2014-06-11 - 2019-07-19 - H01L23/538
- 本发明公开了一种多芯片封装结构以及制备此多芯片封装的方法。此多芯片封装包括多芯片叠层，其包括多个位于多个芯片层中的多个芯片。每一个芯片叠层包括二个或更多芯片。每一个芯片位于芯片叠层中至少另外一个芯片的垂直投影中，并配制于各自的芯片层中。每一个芯片叠层也包括水平导线，延伸至芯片叠层外围的周边区域。特定芯片层中的芯片电性连接至配置于特定芯片层中的水平导线。每一个芯片叠层还包括垂直导线，位于周边区域中，且电性连接至位于至少两芯片层中的水平导线。此多芯片封装还包括控制芯片，电性连接至芯片叠层中的至少一芯片。
- 柔性微电子组件和方法-201410858222.7
- R·V·马哈詹;N·德什潘德;J·S·居泽科;A·埃尔谢尔比尼 - 英特尔公司
- 2014-11-26 - 2019-07-16 - H01L23/538
- 本公开内容总体上涉及包括衬底和电子部件的系统和方法。所述衬底包括包含孔的电路板、布线层和至少部分地设置在所述孔内的第一互连件部分。所述电子部件包括耦合到所述第一互连件部分的第二互连件部分，以在所述电子部件与所述布线层之间形成互连件。
- 封装结构和其制作方法-201310552017.3
- 李嘉炎;蔡欣昌;李芃昕 - 台达电子工业股份有限公司
- 2013-11-08 - 2019-07-16 - H01L23/538
- 本发明公开了一种封装结构和其制作方法，封装结构包括：一第一半导体元件，包括一第一半导体基底和一第一电子元件，第一半导体元件具有一第一侧和相对第一侧的第二侧，其中至少部分第一电子元件邻近第一侧，且其中第一半导体元件具有一通孔，穿过第一半导体元件，其中通孔具有一第一开口，邻近第一侧；一内连线结构，设置于第一半导体元件中，其中内连线结构包括：一导孔结构，设置于通孔中，且导孔结构不超过第一开口；一第一金属垫，设置于第一半导体元件的第一侧上，且覆盖通孔，其中第一金属垫邻接导孔结构，且电性连接第一电子元件；及一第二半导体元件，与第一半导体元件垂直整合，其中第二半导体元件包括一第二电子元件，电性连接第一电子元件。
- 半导体结构以及半导体器件-201821863305.5
- 林鼎佑;其他发明人请求不公开姓名 - 长鑫存储技术有限公司
- 2018-11-13 - 2019-07-16 - H01L23/538
- 本公开提出一种半导体结构以及半导体器件。半导体结构包括硅基层、第一氧化物层和第二氧化物层、保护层、硅穿孔以及电极。第一氧化物层和第二氧化物层由下至上依序设于硅基层上，第二氧化物层的上表面开设有容纳槽。保护层设于第一氧化物层与第二氧化物层之间，保护层的材质硬度大于第二氧化物层的材质硬度。硅穿孔贯通开设于硅基层、第一氧化物层、保护层和第二氧化物层并填充有导电材料，硅穿孔的上端显露于容纳槽的槽底。电极设于容纳槽内。
- 集成电路封装结构及方法-201680090828.8
- 胡川;刘俊军;郭跃进;爱德华·鲁道夫·普莱克 - 深圳修远电子科技有限公司
- 2016-11-30 - 2019-07-16 - H01L23/538
- 一种集成电路封装结构及方法，其中集成电路封装结构包括：基板(100)，所述基板(100)设有电路层(110)以及精细连线(210)；芯片(400)，所述芯片(400)设有精细引脚(420)、以及芯片引脚(410)；所述基板(100)设有至少两个所述芯片(400)，至少一个所述芯片(400)的所述芯片引脚(410)与所述电路层(110)电连接，所述电路层(110)上设有绝缘补丁(200)，所述绝缘补丁(200)上设有精细连线(210)，所述芯片(400)的精细引脚(420)与所述精细连线(210)电连接、至少两个所述芯片(400)通过所述精细连线(210)直接电连接。传输速度快、提高芯片性能。
- 半导体装置-201811382712.9
- 稻垣真野;小柳胜;伊东干彦 - 东芝存储器株式会社
- 2016-01-11 - 2019-07-12 - H01L23/538
- 实施方式的半导体装置具备：第1半导体芯片；第1配线及第2配线，设置在所述第1半导体芯片的第1面的上方；第1端子，与所述第1配线的一端及所述第2配线的一端连接，且与外部连接；第2端子，与所述第1配线的另一端连接；及第3端子，与所述第2配线的另一端连接，且与所述第2端子连接。
- 专利分类
