[发明专利]一种氧化镓垂直结型场效应晶体管及其制备方法有效
| 申请号： | 201910417286.6 | 申请日： | 2019-05-20 |
| 公开（公告）号： | CN110148625B | 公开（公告）日： | 2020-05-01 |
| 发明（设计）人： | 卢星;王钢;裴艳丽;陈梓敏 | 申请（专利权）人： | 中山大学 |
| 主分类号： | H01L29/10 | 分类号： | H01L29/10;H01L29/80;H01L21/337 |
| 代理公司： | 广州海心联合专利代理事务所(普通合伙) 44295 | 代理人： | 黄为;冼俊鹏 |
| 地址： | 510275 广东省广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种氧化镓垂直结型场效应晶体管及其制备方法，涉及半导体器件技术领域。针对现有技术中氧化镓的p型掺杂困难，以及栅介质制备难度大和栅控特性差等不足的问题提出本方案。在三维鳍式沟道结构两侧填充p型氧化物半导体层形成异质PN结，巧妙的规避了氧化镓材料的p型掺杂难题，保证良好的栅控特性，且制备工艺简单。 | ||
| 搜索关键词： | 一种 氧化 垂直 场效应 晶体管 及其 制备 方法 | ||
【主权项】：
1.一种氧化镓垂直结型场效应晶体管，包括：依次层叠设置的氧化镓漂移层(103)、n型掺杂氧化镓衬底(102)和漏电极(101)；所述的氧化镓漂移层(103)远离n型掺杂氧化镓衬底(102)的一侧向外延伸出若干肋条，所述肋条在远离n型掺杂氧化镓衬底(102)的方向依次层叠设置氧化镓接触层(104)和源电极(105)；其特征在于，肋条两侧填充有p型氧化物半导体层(106)，所述的p型氧化物半导体层(106)表面设有栅电极(107)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中山大学，未经中山大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910417286.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 包括具有RMG内间隔物的栅极结构的多堆叠半导体器件-202310457143.4
- 洪炳鹤;曹健浩;尹承灿;白在职 - 三星电子株式会社
- 2023-04-24 - 2023-10-27 - H01L29/10
- 提供了一种多堆叠半导体器件，其包括：下场效应晶体管，在下场效应晶体管中下沟道结构由下栅极结构围绕，下栅极结构包括下栅极电介质层、下功函数金属层和下栅极金属图案；以及上场效应晶体管，在上场效应晶体管中上沟道结构由上栅极结构围绕，上栅极结构围绕包括上栅极电介质层、上功函数金属层和上栅极金属图案，其中上沟道结构的沟道宽度小于下沟道结构的沟道宽度，以及其中替代金属栅极(RMG)内间隔物在下沟道结构不与上沟道结构垂直重叠的区域形成在下功函数金属层和上功函数金属层之间。
- 半导体存储器装置-202310078180.4
- 金台原;金俞琳;李昇嬉;张胜愚;卓容奭 - 三星电子株式会社
- 2023-01-19 - 2023-10-27 - H01L29/10
- 提供了半导体存储器装置。所述半导体存储器装置包括：位线；沟道图案，包括位线上的水平沟道部分和从水平沟道部分竖直突出的竖直沟道部分；字线，在水平沟道部分上，并且在竖直沟道部分的侧壁上；以及栅极绝缘图案，在字线与沟道图案之间。沟道图案包括氧化物半导体，并且包括顺序堆叠的第一沟道层、第二沟道层和第三沟道层。第一沟道层至第三沟道层包括第一金属，并且第二沟道层还包括与第一金属不同的第二金属。第一沟道层的至少一部分接触位线。
- 一种精确控制短沟道的平面型SiC MOSFET及其制造方法-202310472479.8
- 黄润华;张腾;李士颜;刘奥;柏松;杨勇 - 南京第三代半导体技术创新中心有限公司;南京第三代半导体技术创新中心
- 2023-04-27 - 2023-10-27 - H01L29/10
- 本发明公开了一种精确控制短沟道的平面型SiC MOSFET及其制造方法，包括：通过一次外延在N+衬底上形成N‑漂移区；通过离子注入在N‑漂移区上形成PWELL掺杂区；将PWELL掺杂区埋入N‑漂移区；通过刻蚀的方法形成JFET区台阶；通过三次P型外延在步骤S4形成的器件表面形成三层P型掺杂层作为SiC MOSFET沟道区；形成N型掺杂层、N+欧姆接触区、栅介质层、栅电极、隔离介质层；本发明采用外延的方法形成MOS沟道，通过平坦化工艺完成平面型MOS结构加工，通过外延的方法形成沟道附近的N型掺杂层和P型掺杂层能够大幅度提高沟道一致性，避免传统离子注入形成MOS过程中注入散射引起的局部沟道过短。
- 层、多级元件、多级元件制造方法和驱动多级元件的方法-201911255952.7
- 成明模;金洪范;朴真善;郑进元 - 汉阳大学校产学协力团
- 2018-10-18 - 2023-10-27 - H01L29/10
- 根据本发明一实施例的层可以在导带的低级电子能量范围内呈现第一电子态数，并且在该导带的高于低级电子能量范围的高级电子能量范围内呈现第二电子态数，其中局域态可以存在于该低级电子能量范围内和该高级电子能量范围之间。
- 混合型场效应晶体管-202280014647.2
- D·A·登普西;A·C·里纳汉;S·P·威斯顿;D·J·罗汉 - 亚德诺半导体国际无限责任公司
- 2022-01-28 - 2023-10-24 - H01L29/10
- 本公开涉及一种场效应晶体管(FET)结构。FET结构具有基板、有源区域、在有源区域的沟道以上设置的介电层和在介电层以上设置的栅极。有源区域包括源极、漏极以及设置在源极和漏极之间的沟道。有源区域由隔离沟道围绕，使得沟道的宽度边缘直接与隔离沟道相邻。电流路径通过沟道在源极和漏极之间流动。FET被配置为使得与穿过沟道中心的主电流路径相比，在沟道边缘附近运行的电流路径被减少或较弱。沟道、介电层或基板中的一个或多个可以被改性或适于提供减少的和主电流路径。在一个示例中，沟道的远离边缘的中心具有第一导电类型的第一掺杂浓度，并且沟道的沿着沟道边缘的侧面具有第一导电类型的第二掺杂浓度，其中第二掺杂浓度大于第一掺杂浓度。在另一个例子中，介电层在沟道的侧面以上更厚，并且在沟道中心以上更薄。在另一个例子中，基板在沟道侧面下方的区域具有比基板在沟道中心下方的区域更高的掺杂浓度。在一些示例中，FET结构在沟道和/或基板中具有不同厚度的介电层和不同掺杂浓度。
- 一种具有P型埋层的双沟道增强型GaN HEMT器件-202311063697.2
- 罗小蓉;骆成涛;杨铖;魏雨夕;赵智家;薛刚;邱金朋;沈竞宇;魏杰 - 电子科技大学;华润微电子（重庆）有限公司
- 2023-08-22 - 2023-10-20 - H01L29/10
- 本发明属于功率半导体技术领域，涉及一种具有P型埋层的双沟道增强型GaN HEMT器件。该结构具有两层沟道2DEG，因而可显著降低器件的导通电阻，提高器件的饱和输出电流。其特征是：与源极电位短接的p‑GaN埋层对下层沟道中的2DEG有辅助耗尽作用，结合MIS栅或p‑GaN栅对栅极下方2DEG有耗尽作用，二者共同实现器件增强型；器件正向阻断时，p‑GaN埋层有利于扩展耗尽区宽度，降低了栅极边缘的电场峰值，同时p‑GaN埋层作为阻挡层减小了源、漏电极间通过缓冲层的泄漏电流，二者共同提高器件的击穿电压。
- 一种多沟道集成的氧离子型晶体管及其制备方法-202310932582.6
- 尚大山;方仁瑞;张握瑜;王菲 - 中国科学院微电子研究所
- 2023-07-27 - 2023-10-17 - H01L29/10
- 本申请公开一种多沟道集成的氧离子型晶体管及其制备方法，涉及半导体技术领域。所述多沟道集成的氧离子型晶体管包括：衬底、设置在所述衬底上的至少两个不同长度的沟道、设置在所述沟道两侧所述衬底上方的漏极和源极，和依次设置在所述沟道上的电解质层和栅极；其中，至少两个不同长度的所述沟道共用一个所述栅极，这样在栅极输入一个信号，可以在漏极采集多个输出电流响应作为计算资源，有利于获得更多的储池状态。
- 具有高沟道密度强短路能力的SiC功率半导体器件-202310883765.3
- 邱凯兵;徐勇 - 青岛中微创芯电子有限公司
- 2023-07-18 - 2023-10-10 - H01L29/10
- 本发明涉及一种具有高沟道密度强短路能力的SiC功率半导体器件，属于功率半导体器件的技术领域。其包括对任一平面型元胞，包括位于所述有源区内的第一类导电沟道；在有源区内，还包括用于增加沟道密度的第二类导电沟道，其中，第一类导电沟道、第二类导电沟道均与SiC基板上方的正面第一电极金属欧姆接触，以利用第一类导电沟道以及第二类导电沟道同时形成功率半导体器件导通的电流通道；第二类导电沟道的饱和电流小于第一类导电沟道的饱和电流，以利用第二类导电沟道降低所在功率半导体器件在短路工况下的饱和电流。本发明具有高沟道密度以及强短路能力，降低电场集中效应，提高功率半导体器件栅极的可靠性。
- 复合衬底及其制造方法、射频半导体器件及其制造方法-202310988760.7
- 黄安东 - 苏州华太电子技术股份有限公司
- 2023-08-07 - 2023-10-10 - H01L29/10
- 本申请公开了一种复合衬底及其制造方法、射频半导体器件及其制造方法，涉及半导体器件技术领域。复合衬底可包括蓝宝石层；设置在蓝宝石层一侧的初始吸热层，初始吸热层用于在激光照射下，吸收激光并发生分解反应；设置在初始吸热层远离蓝宝石层一侧的外延晶格匹配层，外延晶格匹配层用于生长外延材料。根据本申请实施例，有利于减少射频半导体器件中衬底的厚度，进而有利于改善射频半导体器件的热阻特性。
- 集成肖特基二极管的SiC功率半导体器件-202310883401.5
- 邱凯兵;徐勇 - 青岛中微创芯电子有限公司
- 2023-07-18 - 2023-10-03 - H01L29/10
- 本发明涉及一种集成肖特基二极管的SiC功率半导体器件，属于功率半导体器件的技术领域。其中，第一类导电沟道、第二类导电沟道均与SiC基板上方的正面第一电极金属欧姆接触，以利用第一类导电沟道以及第二类导电沟道同时形成功率半导体器件的电流通道；所述正面第一电极金属还与有源区对应的SiC基板肖特基接触，以形成若干用于肖特基二极管集成的肖特基接触区，所述肖特基接触区位于第二类导电沟道内，且所述肖特基接触区由所述第二类导电沟道内的第二类导电沟道第二导电类型掺杂区环绕包围。本发明可有效实现肖特基二极管的集成，并形成良好的电场保护，降低反向漏电，利用集成的肖特基二极管续流时，开启电压低且续流损耗低。
- 一种沟道的刻蚀方法-202310789675.8
- 孙新;苏京北;刘桃;汪大伟;徐磊;徐敏;朱健;谢琦 - 复旦大学;华为技术有限公司
- 2023-06-29 - 2023-09-29 - H01L29/10
- 本发明提供了一种沟道的刻蚀方法，包括：提供一待刻蚀对象，包括若干鳍结构，每个鳍结构均包括交叠的牺牲层与沟道层，若干鳍结构沿沟道方向的宽度存在不同；对待刻蚀对象进行一次刻蚀后，循环进行表面处理吹扫处理以及二次刻蚀，直至刻蚀掉所有的鳍结构的牺牲层；所述吹扫处理用于除去第一物质与第二物质；所述第一物质表征了进行表面处理时引入的物质；所述第二物质表征了进行表面处理时产生的物质；该技术方案，在实现SiGe相对于Si高选择比刻蚀的同时，还解决了表面处理过程导致的牺牲层相对于介质材料(比如SiN等)的选择比较低，进而减小后续刻蚀工艺对于介质材料(如SiN等)的损伤的问题。
- 半导体结构及其制备方法-202310781326.1
- 李泽伦 - 长鑫存储技术有限公司
- 2023-06-28 - 2023-09-29 - H01L29/10
- 本公开实施例提供一种半导体结构及其制备方法，其中，半导体结构包括：衬底；位于衬底中、且沿第一方向依次排布的两个晶体管；其中，一个晶体管的栅极与另一个晶体管的漏极连接，且一个晶体管的沟道呈U型，另一个晶体管的沟道沿第二方向延伸。第一方向与第二方向相交，且第二方向为衬底的厚度方向。
- 半导体器件以及半导体存储器件-202211062267.4
- 佐久间惠子;盐川太郎;佐久间究 - 铠侠股份有限公司
- 2022-08-31 - 2023-09-29 - H01L29/10
- 实施方式提供晶体管特性优异的半导体器件以及半导体存储器件。实施方式的半导体器件具备：第1电极；第2电极；第1氧化物半导体层，其设置在第1电极与第2电极之间；栅电极，其与第1氧化物半导体层相对向；第2氧化物半导体层，其设置在栅电极与第1氧化物半导体层之间，与第1电极相分离；以及栅极绝缘层，其设置在栅电极与第2氧化物半导体层之间。
- 非均匀掺杂场效应晶体管器件-202210887594.7
- 王明湘;郭烨烨;张冬利;王槐生 - 苏州大学
- 2022-07-26 - 2023-09-29 - H01L29/10
- 本申请公开了一种非均匀掺杂场效应晶体管器件，用于解决现有技术场效应晶体管短沟道效应的问题，该场效应晶体管器件设置为当器件开启时，沟道区域内形成有有效沟道、以及至少在沟道区域的厚度方向上远离有效沟道的等效源区和/或等效漏区，场效应晶体管器件通过有效沟道、等效源区以及等效漏区连通源极区域和漏极区域以贡献工作电流；其中，在沟道区域靠近有效沟道的方向上：第一区域中至少部分的掺杂浓度逐渐降低；和/或，第二区域中至少部分的掺杂浓度逐渐升高；和/或，第三区域中至少部分的掺杂浓度逐渐降低；和/或，在源极区域指向漏极区域的方向上：第三区域中至少部分的掺杂浓度逐渐降低。
- 场效应晶体管器件-202210886067.4
- 王明湘;郭烨烨;陈乐凯;张冬利;王槐生 - 苏州大学
- 2022-07-26 - 2023-09-29 - H01L29/10
- 本申请公开了一种场效应晶体管器件，用于解决现有技术场效应晶体管短沟道效应的问题，该场效应晶体管器件包括有源层，该有源层包括源极区域、漏极区域以及位于源极区域和漏极区域之间的沟道区域；当器件开启时，沟道区域内形成有有效沟道以及至少在沟道区域的厚度方向上远离有效沟道的等效源区和等效漏区，该场效应晶体管器件通过有效沟道、以及等效源区和等效漏区连通源极区域和漏极区域以贡献工作电流，其中，等效源区的长度大于等效漏区的长度。
- 半导体装置-202310105507.2
- 中村研贵;塚田能成;前田康宏;米田真也;根来佑树;小堀俊光 - 本田技研工业株式会社
- 2023-02-13 - 2023-09-26 - H01L29/10
- 本发明提供一种半导体装置。半导体装置(10)具备：n
- 在异质基底上的第III族氮化物缓冲层结构的p型掺杂-202010391082.2
- S·吕特根;S·穆拉德;A·基特尼斯 - 阿聚尔斯佩西太阳能有限责任公司
- 2014-02-14 - 2023-09-22 - H01L29/10
- 本发明涉及在异质基底上的外延第III族氮化物缓冲层结构(100)，其中该缓冲层结构(100)包括至少一个应力管理层序列S，该应力管理层序列包括位于第一和第二第III族氮化物层(120，140)之间及与其相邻的间层结构(530)，其中该间层结构(530)包括具有比第一和第二第III族氮化物层(120，140)的材料更大的带隙的第III族氮化物间层材料，其中p型掺杂剂浓度分布由至少1×10
- 使用二维材料提高性能的半导体开关器件-202310253031.7
- 金基俊 - 三星电子株式会社
- 2023-03-14 - 2023-09-19 - H01L29/10
- 一种半导体器件，包括：沟道区，在衬底上；以及接触层，接触沟道区的第一侧。沟道区可以包括过渡金属二硫族化物(TMD)单层作为半导体层。接触层包括第一过渡金属和接合到第一过渡金属的第一硫族元素。在沟道区上设置栅极结构，并设置接触接触层的源/漏层。源/漏层包括与接触层内的第一过渡金属接合形成共价键的金属。
- 一种半导体存储器件及其制作方法-202311049900.0
- 陈兴;黄普嵩 - 合肥晶合集成电路股份有限公司
- 2023-08-21 - 2023-09-19 - H01L29/10
- 本发明公开了一种半导体存储器件及其制作方法，属于半导体技术领域，所述半导体存储器件包括：衬底，所述衬底包括第一半导体层、埋氧层和第二半导体层，所述第一半导体层设置在所述埋氧层上，所述埋氧层设置在所述第二半导体层上；栅极结构，设置在所述第一半导体层上；源掺杂区，设置在所述栅极一侧的所述衬底上；漏掺杂区，设置在所述栅极另一侧的所述衬底上；以及空隙区，设置在所述漏掺杂区下方的所述第二半导体层中，并朝所述栅极结构下方延伸，所述空隙区与所述栅极结构交叠预设长度。通过本发明提供的一种半导体存储器件及其制作方法，提高半导体存储器件的性能。
- 一种半导体结构及其制备方法-202210203996.0
- 尹晓明;周俊;王桂磊 - 北京超弦存储器研究院;长鑫科技集团股份有限公司
- 2022-03-03 - 2023-09-15 - H01L29/10
- 本申请提供了一种半导体结构及其制备方法，所述半导体结构包括：依次层叠设置的源极、介电层、漏极和衬底；沟道，所述沟道为中空桶状结构，所述沟道内部为栅极；所述沟道依次贯穿层叠设置的所述源极、所述介电层并延伸至所述漏极中，并被所述源极、所述介电层和所述漏极包围。本申请提供的晶体管为垂直沟道型晶体管，回避了垂直环栅晶体管(VGAA)器件中存在的掺杂深度与沟道宽度波动不易控制，以及浮体效应等工艺难点。同时器件结构便于加工，工艺流程相对垂直环栅晶体管(VGAA)更为简单，更易于与电容器工艺集成，可以同时兼顾低成本与高密度，从而提高DRAM产品竞争力。
- 高电子迁移率晶体管元件及其制造方法-201910752030.0
- 陈智伟;温文莹 - 新唐科技股份有限公司
- 2019-08-15 - 2023-09-08 - H01L29/10
- 本发明实施例提供一种高电子迁移率晶体管元件及其制造方法。高电子迁移率晶体管HEMT元件包括通道层、阻障层、第一栅极、第一漏极与第一源极。通道层设置于衬底上。通道层在HEMT元件的第一区内的表面包括极性面与非极性面。阻障层共形地设置于通道层上。第一栅极设置于阻障层上，且位于第一区内。第一漏极与第一源极设置于第一区内，且分别位于第一栅极的相对两侧。
- 具有多个栅极沟槽的半导体功率装置和形成此装置的方法-202180081687.4
- W·基姆;D·J·里克腾沃纳;柳世衡;N·伊斯拉米 - 沃孚半导体公司
- 2021-11-11 - 2023-09-05 - H01L29/10
- 一种半导体装置包括半导体层结构和形成在半导体层结构中的栅极沟槽中的栅极。栅极沟槽具有底表面，该底表面包括处于第一水平处的第一部分和处于与第一水平不同的第二水平处的第二部分。一种形成半导体装置的方法包括提供半导体层结构、将第一栅极沟槽蚀刻到半导体层结构中、将第二栅极沟槽蚀刻到半导体层结构中以及执行到第二栅极沟槽的底表面中的离子注入。第二栅极沟槽比第一栅极沟槽深，并且第二栅极沟槽的至少一部分连接到第一栅极沟槽。
- 功率半导体设备及相应的制造方法-202180077615.2
- W·基姆;D·J·里施顿瓦尔纳;柳世衡;N·伊斯拉米;T·E·哈灵顿三世 - 沃孚半导体公司
- 2021-10-26 - 2023-09-01 - H01L29/10
- 一种功率半导体设备，包括半导体层结构，半导体层结构包括包含具有第一导电类型的宽带隙半导体材料的漂移区域、具有第二导电类型的阱区域以及在阱区域的上部部分中具有第一导电类型的源极区域；以及栅极沟槽，位于半导体层结构的上部部分中并且包括在平面图中倾斜成角度的部分。栅极沟槽的侧壁可以沿着半导体层结构中基本相同的晶面延伸。
- 用于P沟道氮化物晶体管的基于数字合金的背势垒-201780094188.2
- 储荣明;曹宇 - HRL实验室有限责任公司
- 2017-08-25 - 2023-09-01 - H01L29/10
- 公开了一种III族氮化物功率处理装置以及制造III族氮化物功率处理装置的方法，其使用数字合金作为背势垒层，以减轻由于沟道层与背势垒层之间的晶格失配而引起的应变并且提供增加的沟道导电性。本发明的实施方式公开了一种使用包括交替的AlN层和GaN层的超晶格二元数字合金作为背势垒层的GaN晶体管。本发明的其他实施方式包括使用具有GaN层和AlGaN层的超晶格结构，以及使用具有不同铝浓度的AlGaN/AlGaN叠层的结构。所公开的装置具有与传统的模拟合金背势垒装置相比显著增加的沟道导电性。
- 一种底栅极MOS管及制作方法-202310924636.4
- 金波;陈磊;金杰 - 浙江朗德电子科技有限公司
- 2023-07-26 - 2023-08-29 - H01L29/10
- 本申请涉及一种底栅极MOS管及制作方法，该底栅极MOS管依次包括衬底、绝缘介质层、半导体层以及钝化层；所述半导体层设置有沟道、源区和漏区，所述钝化层覆盖于沟道；所述源区设置有源极，所述漏区设置有漏极；所述半导体层位于沟道的一侧设置有栅区缺口，所述衬底位于栅区缺口处设置有栅极。该制作工艺S1：提供衬底；S2：设置绝缘介质层；S3：设置半导体层；S4：于半导体层表面形成沟道和栅区缺口，所述栅区缺口位于沟道的一侧；S5：设置钝化层；S6：于钝化层形成三个缺口；S7：掺杂，对漏区、源区的半导体层进行掺杂；S8：设置源极、漏极和栅极。本申请具有降低MOS管栅极电阻和MOS管的亚阈值摆幅，并且提高MOS管跨导特性的效果。
- 具有连续栅长的竖直半导体器件及其制造方法及电子设备-202310431478.9
- 朱慧珑 - 中国科学院微电子研究所
- 2023-04-20 - 2023-08-29 - H01L29/10
- 公开了一种具有连续栅长的竖直半导体器件及其制造方法及包括这种半导体器件的电子设备。根据实施例，半导体器件可以包括：衬底上的半导体基部；半导体基部上相对于衬底竖直的第一竖直沟道部和第二竖直沟道部，第一竖直沟道部和第二竖直沟道部从半导体基部突出，在第一方向上彼此间隔开，且彼此自对准，其中，半导体基部在第一竖直沟道部和第二竖直沟道部之间连续延伸；分别在第一竖直沟道部和第二竖直沟道部上的第一源/漏部和第二源/漏部；以及栅堆叠，栅堆叠至少部分地设置于第一竖直沟道部、半导体基部和第二竖直沟道部上，以在第一源/漏部与第二源/漏部之间限定连续的沟道。
- 一种多次外延平面型碳化硅场效应管结构及其制造工艺-202310715083.1
- 黄兴;刘进;罗航;王丽萍;汪剑华 - 派恩杰半导体（杭州）有限公司
- 2023-06-16 - 2023-08-25 - H01L29/10
- 本发明涉及碳化硅器件领域，公开了一种多次外延平面型碳化硅场效应管结构及其制造工艺，包括N型碳化硅衬底(102)，N型碳化硅衬底(102)的上表面设有外延层，外延层包括由下至上设置的N型碳化硅外延层(103)和P型碳化硅外延层(104)，N型碳化硅外延层(103)上设有P+注入区(105)、N+注入区(106)和JFET注入区(107)，还包括金属硅化物层(108)，金属硅化物层(108)与P+注入区(105)、N+注入区(106)欧姆接触。本发明提高了沟道区的电子迁移率，减少了沟道区的电阻，提高了器件的功率密度；可以有效的减少界面态缺陷密度，可以优化栅极可靠性；有源区金属硅化物工艺，有效的缩小了器件的尺寸。
- 一种半导体器件的制作方法及半导体器件-202310682543.5
- 孙博韬;张敬伟;邱艳丽;徐妙玲;林信南;张晨;修德琦;韩丽楠 - 北京世纪金光半导体有限公司
- 2023-06-09 - 2023-08-22 - H01L29/10
- 本申请提供了一种半导体器件的制作方法及半导体器件，该制作方法包括：形成外延层，所述外延层具有相对的第一表面和第二表面；在所述第一表面内形成第一阱区以及沟槽；所述沟槽具有一垂直侧壁，所述第一阱区位于与所述垂直侧壁相邻一侧的第一表面内；基于所述沟槽，在所述沟槽所露出的外延层内形成第二阱区和源区；在所述沟槽内形成栅极结构，所述栅极结构位于所述垂直侧壁的表面上；其中，所述第一阱区与所述栅极结构接触，用于形成第一沟道；所述第二阱区与所述栅极结构接触，用于形成第二沟道；所述源区至少包围所述沟槽栅极的底部。
- 一种氮化镓功率器件及其制造方法-202310706099.6
- 季科宇;贾利芳;闻永祥 - 杭州士兰集昕微电子有限公司
- 2023-06-14 - 2023-08-22 - H01L29/10
- 本申请公开了一种氮化镓功率器件及其制造方法，氮化镓功率器件包括：衬底；至少一组第一外延结构，第一外延结构内具有凹槽；第二外延结构，第二外延结构共形地覆盖第一外延结构远离衬底的表面以及凹槽的底面和侧壁，第二外延结构共形地覆盖凹槽的底面和侧壁形成栅极凹槽；第一P型半导体层，位于第二外延结构上并覆盖栅极凹槽的底面和侧壁；第二P型半导体层，与第一P型半导体层相互分离；栅极电极，位于第一P型半导体层上，填充栅极凹槽并覆盖第一P型半导体层的至少部分表面；漏极电极和源极电极，源极电极覆盖部分第二外延结构的表面，漏极电极覆盖部分第二外延结构的表面和至少部分第二P型半导体层的表面。
- 一种隧穿场效应晶体管的制备方法-202310703045.4
- 黄芊芊;王凯枫;卜伟海;吴旭升;武咏琴;任烨;黄如 - 北京大学;北方集成电路技术创新中心（北京）有限公司
- 2023-06-14 - 2023-08-22 - H01L29/10
- 本发明提供了一种隧穿场效应晶体管的制备方法，属于微纳电子学技术领域。本发明在基本的隧穿场效应晶体管结构的基础上，采用外延方法在衬底表面和栅叠层之间制备了一个具有和漏区或源区同样掺杂类型的中等浓度硅材料作为沟道区，从而降低或增大了隧穿场效应晶体管用于沟道反型的栅电压，进而降低或增大了隧穿场效应晶体管的开启电压。同时，沟道区的厚度较小，器件的衬底区主体仍然是轻掺杂的高阻硅，因此隧穿场效应晶体管的低关态电流优势得以保持。本发明可以与CMOS工艺兼容，可以用于未来大规模低功耗集成电路的集成。
- 专利分类
