[发明专利]实现系统级芯片SOC低功耗控制的方法及SOC在审
| 申请号： | 201910344425.7 | 申请日： | 2019-04-26 |
| 公开（公告）号： | CN110245109A | 公开（公告）日： | 2019-09-17 |
| 发明（设计）人： | 万上宏;刘志赟 | 申请（专利权）人： | 深圳市致宸信息科技有限公司 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;G06F1/3206;G06F1/324 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518100 广东省深圳市南山区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种实现系统级芯片SOC低功耗控制的方法及SOC，所述SOC包括：电源模块、MCU内核、高性能运算处理器内核、可编程DC‑DC开关电压调节器、可编程时钟产生器；所述MCU内核用于根据SOC应用情况生成供电控制信号和时钟控制信号，向可编程DC‑DC开关电压调节器发送供电控制信号，向可编程时钟产生器发送时钟控制信号。在本发明实施例中基于SOC应用情况产生满足于高性能运算处理器内核所需的工作电源和工作时钟，实现整体芯片的低功耗。 | ||
| 搜索关键词： | 低功耗 可编程时钟产生器 开关电压调节器 供电控制信号 处理器内核 高性能运算 系统级芯片 可编程 内核 时钟控制信号 电源模块 发送时钟 工作电源 工作时钟 控制信号 整体芯片 应用 发送 | ||
【主权项】：
1.一种系统级芯片SOC，其特征在于，所述SOC包括：电源模块、MCU内核、高性能运算处理器内核、可编程DC‑DC开关电压调节器、可编程时钟产生器，其中：所述电源模块用于为MCU内核供电，并基于可编程DC‑DC开关电压调节器向高性能运算处理器内核供电；所述MCU内核用于根据SOC应用情况生成供电控制信号和时钟控制信号，向可编程DC‑DC开关电压调节器发送供电控制信号，向可编程时钟产生器发送时钟控制信号；所述可编程DC‑DC开关电压调节器用于接收供电控制信号，并基于供电控制信号将电源模块所供给的电源转换成所述高性能运算处理器内核在所述SOC应用情况下所需的输出供电电压，并将所述输出供电电压所对应的供电电源输入至高性能运算处理器内核上；所述可编程时钟产生器用于接收时钟控制信号，并基于时钟控制信号产生所述高性能运算处理器内核在所述SOC应用情况下所需的输出时钟频率，并将所述输出时钟频率所对应的输出时钟输入至高性能运算处理器内核上；所述高性能运算处理器内核用于在SOC应用情况下基于所述输出供电电压所对应的供电电源和所述输出时钟频率所对应的输出时钟进行工作。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市致宸信息科技有限公司，未经深圳市致宸信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910344425.7/，转载请声明来源钻瓜专利网。
- 上一篇：执行体创建系统和执行体创建方法
- 下一篇：数据处理方法、装置及存储介质
- 同类专利
- 一种SoC芯片深度休眠唤醒装置及方法-201910646849.9
- 张弛;张敏;余佳 - 深圳贝特莱电子科技股份有限公司
- 2019-07-17 - 2019-11-12 - G06F15/78
- 本发明公开了一种SoC芯片深度休眠唤醒装置，其包括有：休眠唤醒模块，用于接入外部唤醒信号，根据外部唤醒信号产生内部唤醒信号，并且当内部唤醒信号满足预设的唤醒要求时，生成源时钟使能信号；时钟产生模块，时钟产生模块用于根据源时钟使能信号产生源时钟信号；时钟稳定模块，时钟稳定模块用于对源时钟信号进行累加计数，并且当累加计数值达到预设的门限阈值后产生稳定时钟信号；时钟分频与控制模块，时钟分频与控制模块用于对稳定时钟信号进行分频处理后产生多个可供SoC芯片内部功能模块工作的时钟信号。本发明采用两级唤醒机制，在休眠唤醒过程中无需时钟信号参与，不仅能避免误唤醒，而且在休眠时可避免时钟网络消耗功耗。
- 基于DSP的E2brain主板-201910664180.6
- 宁立革 - 天津市英贝特航天科技有限公司
- 2019-07-23 - 2019-11-12 - G06F15/78
- 本发明公开了一种基于DSP的E2brain主板，包括：主板本体以及设置在主板本体上的DSP数字信号处理器、内存、EMIF总线、flash芯片、千兆以太网和SRIO总线电路，所述数字信号处理器通过EMIF总线连接E2brain连接器，数字信号处理器的串口信号通过电平转换芯片连接到E2brain连接器上；所述数字信号处理器处理器集成的SGMII接口连接以太网PHY芯片扩展出千兆以太网总线连接到E2brain连接器上，所述数字信号处理器集成的SRIO总线通过端接电容后连接到E2brain连接器上。本发明具有的优点和积极效果是:本发明选用TI公司高性能TMS320C6678处理器，并针对该处理器进行了主板的硬件接口设置，设计了一款标准的E2brain主板，能够通过各种高速总线，以满足不同的功能需求。
- 一种5G路灯的控制装置-201910807912.2
- 余静;梁磊;吴义勇;王治晶 - 南京新中安未来文旅科技有限公司
- 2019-08-29 - 2019-11-12 - G06F15/78
- 本发明公开了一种5G路灯的控制装置，属于5G通信技术领域，包括主控芯片、电源模块、RAM模块、FLASH模块、以太网模块、网络保护模块、485模块、显示屏、日历芯片、信号分时传输电路、开入信号保护电路、功放电路和开出信号控制电路；解决了5G路灯的抗干扰性能不足的技术问题，本发明采用电压比较器对紧急按键输入的开关量信号进行隔离，从而杜绝了直接连接紧急按键带来的开入信号的瞬时高电压的干扰问题，本发明设置前级音频滤波电路和后级音频滤波电路，极大的改善了立体声音频的质量，本发明对以太网总线和485总线进行保护，减少了通信干扰。
- 一种物联网信息感知SOC芯片系统-201822153391.7
- 胡建国;吴劲;王德明;段志奎 - 广州智慧城市发展研究院
- 2018-12-20 - 2019-11-12 - G06F15/78
- 本实用新型公开了一种物联网信息感知SOC芯片系统，包括主控处理器、数字基带电路、通信接口单元、FLASH单元、内存单元和射频前端模块，所述主控处理器分别数字基带电路、通信接口单元、FLASH单元和内存单元相连接，所述数字基带电路与射频前端模块连接，所述数字基带电路与FLASH单元连接。本实用新型通过集成主控处理器、数字基带电路和射频前端模块，有效实现了载波抵消、可变信号带宽、抗邻道干扰的接收机和高邻道抑制、低带外杂散的发射器效果，并且本实用新型不仅充分利用其处理能力与接口资源，能有效减少芯片面积，而且还兼容多种协议，丰富接口资源，支持高通讯速率。本实用新型可广泛应用于IC领域中。
- 星载现场可编程门阵列及其可靠性加固方法-201910608887.5
- 曹越;刘霖;江率 - 中国科学院电子学研究所
- 2019-07-05 - 2019-11-08 - G06F15/78
- 本发明公开了一种星载现场可编程门阵列及其可靠性加固方法，其中，该星载现场可编程门阵列的可靠性加固方法包括：利用不同性能的现场可编程门阵列特点和现场可编程门阵列可靠性等级差别进行硬件层次化设计；和/或在现场可编程门阵列的软件模块层面进行软件层次化设计。还可以为优化以下至少之一实现加固：硅片；封装和工艺技术；软件库；系统设计技术；分析和验证技术等。本发明提供的该星载现场可编程门阵列及其可靠性加固方法，减少了由硬件或者软件单点引起的可靠性事故，提升了整体空间环境工作可靠性。
- 一种用于保护元器件的抗辐射控制器芯片及控制器-201920566113.6
- 秦学成;张薇;刘刚 - 北京锐达芯集成电路设计有限责任公司
- 2019-04-24 - 2019-11-08 - G06F15/78
- 本实用新型公开一种用于保护元器件的抗辐射控制器芯片，所述抗辐射控制器芯片包括：射线探测器、带隙基准器、信号比较器和控制器，所述射线探测器，受到放射线辐射后向所述信号比较器发送辐射模拟信号；所述带隙基准器，持续向所述信号比较器发送基准电压信号；所述信号比较器，比对所述辐射模拟信号和所述基准电压信号得到模拟信号，并将所述模拟信号发送至所述控制器；所述控制器，响应于接收到所述模拟信号，控制被保护集成元器件电路的开闭。采用所述芯片，降低了放射对集成电路元器件的影响，实现对放射环境射线监测及对集成元器件的开关控制，同时兼具较高的灵敏度，较高的稳定性等。
- AI训练推理服务器、系统和方法-201910784753.9
- 陈敬毅;严华 - 深圳市创智中科智能科技有限公司
- 2019-08-23 - 2019-11-05 - G06F15/78
- 本发明实施例涉及人工智能技术领域，公开了一种AI训练推理服务器、系统和方法，其中AI训练推理服务器包括：主板、背板和至少一块AI推理刀片，其中：主板主要由CPU组成，主板和背板连接，用于通过背板下发AI软件算法和数据；背板设置有插槽；AI推理刀片插接于插槽，AI推理刀片主要由至少一块第一可编程芯片组成，每一第一可编程芯片连接至少一块AI芯片；AI推理刀片用于接收AI软件算法和数据，并根据AI软件算法和数据得到计算结果，将计算结果通过背板发送给主板；主板还用于通过背板接收计算结果，并根据计算结果得到推理结果。通过上述方式，本发明实施例能够提高服务器的算力，并减少其功耗和成本。
- 一种SoC系统-201920122628.7
- 周清睿;王海力 - 京微齐力（深圳）科技有限公司
- 2019-01-24 - 2019-11-05 - G06F15/78
- 本实用新型实施例提供了一种SoC系统，其中所述系统包括微控制单元MCU；静态随机存取存储器SRAM，通过对所述SRAM的存储地址进行划分，划分为数据SRAM和程序SRAM；其中，数据SRAM用于存储MCU中数据，程序SRAM用于存储所述MCU中程序；SRAM通过专用总线与MCU连接，来存储或读取所述MCU中数据/程序。本实用新型根据MCU中所要存储的数据和程序的大小，通过软件程序对SRAM的存储空间进行划分，得到用于存储数据的数据SRAM和用于存储程序的程序SRAM，以实现SRAM合理的存储MCU中的数据和程序，同时在不改变SRAM物理结构，可实现多次重复利用。
- 一种数据缓存处理方法、系统、装置及存储介质-201910561850.1
- 李拓 - 苏州浪潮智能科技有限公司
- 2019-06-26 - 2019-11-01 - G06F15/78
- 本发明公开了一种数据缓存处理方法，包括：确定待缓存数据对应的小矩阵；其中，其中小矩阵为将原缓存矩阵进行划分得到的预设个数的小矩阵，预设个数不少于二个；将待缓存数据缓存至不同小矩阵；并行读取每个小矩阵中的数据。由此可见，本申请预先将原缓存矩阵划分为了多个小矩阵，在数据缓存时，可以将待缓存数据缓存至不同的小矩阵，由于可以同时对不同的小矩阵的进行数据缓存操作，因此并行缓存数据到多个小矩阵中可以减少数据缓存所占用的时间；在数据读取时，可以对不同的小矩阵同时进行数据读取操作，因此即可并行读取每个小矩阵中的数据，从而相比串行读取数据，并行读取数据会减少数据读取所消耗的时间。
- SOC芯片及SOC芯片中降低时钟信号噪声的方法-201910724592.4
- 郑礼坤;胡旭;冯曦;冯文楠;胡毅;唐晓柯;杨季;周春良;陈永利 - 北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司;国网上海市电力公司
- 2019-08-07 - 2019-11-01 - G06F15/78
- 本发明公开了一种SOC芯片及SOC芯片中降低时钟信号噪声的方法，SOC芯片中内部具有时钟源，SOC芯片中降低时钟信号噪声的方法包括：确定时钟源的输出端至时钟信号接收单元的时钟信号输入端之间传输的需要单独处理的时钟信号，并将时钟信号的时钟线从时钟路径中分离出来；确定时钟源传递到时钟信号接收单元的时钟信号输入端经过的时钟驱动单元；根据需要单独处理的时钟信号的时钟线相连的时钟源和时钟信号接收单元在芯片布局中的相对布局位置，划分放置时钟驱动单元的单独区域，并将时钟驱动单元放置在单独区域内。借此，本发明的SOC芯片中降低时钟信号噪声的方法，有效减小了芯片电源噪声对时钟信号的干扰。
- 可重构系统的构建方法和装置-201510299707.1
- 邬江兴;罗兴国;庞建民;斯雪明;王俊超;于锦涛;杨劲;齐宁;陶红伟;刘晓楠;党玉林 - 上海红神信息技术有限公司;国家数字交换系统工程技术研究中心
- 2015-06-03 - 2019-11-01 - G06F15/78
- 本发明涉及一种可重构系统的构建方法和装置，所述方法包括：接收由需求参数表征的任务需求信息；查询由多个节点形成的决策树，每个节点代表需求参数与重构方案的映射关系，不包含孩子节点的节点为叶子节点，所述重构方案为将计算资源形成计算系统的方案；选择一个满足条件的叶子节点，确定其对应重构方案为目标方案，所述满足条件包括：该叶子节点中的需求参数与所接收的需求参数相匹配；应执行重构操作的指示，依据所述目标方案，将指定的计算资源构建成计算系统。本方案能够从多种实现方式中选择一种能够满足实际任务需求的方案，此过程中无需过多人工参与，具有智能化特点，并且通过参数表征任务需求的方式巧妙、容易实现且准确性高。
- 基于分布式内存的片上系统架构-201810337576.5
- 赵立新;俞大立 - 格科微电子（上海）有限公司
- 2018-04-16 - 2019-10-29 - G06F15/78
- 本发明涉及一种基于分布式内存的片上系统架构，包括：芯片，包括第一运算单元、至少一个第二运算单元、内存控制模块；若干内存，包括系统片外内存和至少一个系统片内内存；通用总线、专用总线；所述第一运算单元通过通用总线连接至所述内存控制模块，所述第二运算单元通过专用总线和/或通用总线连接至所述内存控制模块，通过内存控制模块将部分数据传输存储至系统片内内存，另一部分数据存储至系统片外内存，以提高系统数据传输速度，降低系统功耗。
- 用于管理在源设备和目标设备之间路由的事务的方法-201910299022.5
- Y·埃尔库拉斯萨尼;P·瓦尔德奈雷;E·阿尔迪克维里 - 意法半导体(鲁塞)公司
- 2019-04-15 - 2019-10-29 - G06F15/78
- 本公开的实施例涉及用于管理在源设备和目标设备之间路由的事务的方法。一种片上系统，其包括互连电路，该互连电路包括至少一个输入接口和若干输出接口。源设备被耦合到输入接口。目标设备包括扇区化的可寻址存储器空间和若干访问端口，该若干访问端口分别被耦合到输出接口。源设备被配置为将包含地址字的事务递送到目标设备。
- 大数据运算芯片-201821766507.8
- 秦强 - 北京比特大陆科技有限公司
- 2018-10-30 - 2019-10-29 - G06F15/78
- 本实用新型实施例提供一种大数据运算芯片，所述运算芯片包括N个内核core、N个数据通道和至少一个存储单元，N为大于或者等于4的整数；所述数据通道包括发送接口和接收接口，所述内核core和数据通道一一对应，所述内核core通过数据通道发送和接收数据；所述运算芯片通过所述发送接口和所述接收接口和芯片外部进行数据传输；N个内核core中的每个内核都连接到所述至少一个存储单元。多个ASIC芯片共享存储单元，这样不仅减少了存储单元的数量，也减少了ASIC运算芯片之间的连接线，简化了系统构造，减低了ASIC芯片的成本。
- 一种经济学专用计算器-201920408604.8
- 张嘉伦 - 张嘉伦
- 2019-03-28 - 2019-10-29 - G06F15/78
- 本实用新型涉及一种经济学专用计算器，包括计算器本体和显示屏，所述计算器本体与显示屏通过转轴铰接，计算器本体上部设置有按键，下部设置有吸盘；所述转轴的一端设置有调节机构；所述调节机构包括固定在转轴端部的定位轴、套合在定位轴外部的定位轴套和套合在转轴外部的棘齿轴套和限位轴套；定位轴的外端部固定连接有圆形的按压片；所述棘齿轴套位于定位轴套和限位轴套之间，棘齿轴套内侧设有棘齿，所述限位轴套的端部固定连接有封板，限位轴套内开设有圆台形通孔，所述第一压簧套合在转轴上，第一压簧一端连接至封板、另一端连接至定位轴的端面；本实用新型使显示屏的旋转实现无极调节，同时在使用中能够快速的将计算器固定。
- 导弹信号环境模拟系统-201920656454.2
- 陈鹏;高飞;宋祥君;武庆春;刘耀周;施岳军;李万领;吕晓明;张俊坤;候文琦;王成;杨森;黄文斌;韩宁 - 中国人民解放军32181部队;中国人民解放军32382部队
- 2019-05-09 - 2019-10-29 - G06F15/78
- 本实用新型公开了一种导弹信号环境模拟系统，涉及信号采集装置技术领域。所述模拟系统包括信号采集适配、系统主机和数字信号回放适配器，所述系统主机包括主机箱以及位于主机箱内的数字信号环境模拟卡、模拟信号采集存储卡、数字信号存储回放卡、总线模块、控制器和电源模块。该采集与回放系统采用标准化、模块化设计，数字信号环境模拟卡和模拟信号采集存储卡均为PXIe标准3U板卡，主机箱采用标准PXIe 3U机箱，采集适配器和回放适配器也为独立模块，各模块安装、维护、测试都很方便。
- 一种CPU单Data线与双DDR内存连接结构及控制Data线的分支线等长的方法-201910664675.9
- 尹秋峰;韩小江;张坤 - 晶晨半导体（深圳）有限公司
- 2019-07-23 - 2019-10-25 - G06F15/78
- 本发明提出一种CPU单Data线与双DDR内存连接结构，所述CPU单Data线与双DDR内存连接结构包括：第一内存模块、第二内存模块、中央处理器模块和Data线；所述Data线一端与所述中央处理器模块电连接，所述Data线的另一端设有与所述Data线电连接的第一分支线和第二分支线，所述第一分支线远离所述Data线的一端与所述第一内存模块电连接，所述第二分支线远离所述Data线的一端与所述第二内存模块电连接；本发明提出的CPU单Data线与双DDR内存连接结构的第二分支线与第一分支线的长度相等或者长度差在1mm内，从而使信号初始延迟大大降低以此来提高DDR内存的频率。
- 用于共享嵌入式硬件资源的方法、设备和装置-201380079508.9
- M·奥里奥尔;P·兹曼斯基;M·斯特卡;P·萨维基;R·C·斯旺森;R·W·科恩;W·J·奥沙利文;B·尼克尤;M·兰加拉杰;J·尤斯基;P·维兹斯基 - 英特尔公司
- 2013-09-27 - 2019-10-25 - G06F15/78
- 用于促成片上系统(SoC)间通信的技术包括第一SoC、第二SoC和专用可管理性控制器网络。该第一SoC包括第一主处理器、第一可管理性控制器以及专用于该第一可管理性控制器并且具有存储在其上的可管理性控制器固件的存储器。该第一可管理性控制器不同于该第一主处理器并且用于控制该第一SoC的功能。该第二SoC不同于该第一SoC并且包括第二主处理器和第二可管理性控制，该第二可管理性控制不同于该第二主处理器并且用于控制该SoC的功能。该第二SoC用于通过该专用可管理性网络访问该第一SoC的该存储器的该可管理性控制器固件。
- 一种避雷器动作信息记录系统及实现方法-201910556552.3
- 吕泽承;朱时阳;杨健;蒋圣超;夏小飞;苏毅 - 广西电网有限责任公司电力科学研究院
- 2019-06-25 - 2019-10-22 - G06F15/78
- 本发明涉及电子技术领域，具体涉及一种避雷器动作信息记录系统及实现方法，装置包括电流传感器、信号放大积分模块、信号触发记录模块、处理器、时钟模块、太阳能供电电路；装置采用电信号驱动双稳态继电器动作的方式记录避雷器动作信息，双稳态继电器置位时，处理器被唤醒，退出休眠待机状态，避雷器动作信息记录和存储被存储，同时，对双稳态继电器进行复位，等待下一次避雷器动作触发，处理器重新转入待机休眠状态，整个记录过程，每次处理器唤醒工作时间约一秒钟。
- ASIC阵列、数据处理板以及区块挖掘方法和设备-201811503862.0
- 张楠赓;徐英韬 - 北京嘉楠捷思信息技术有限公司
- 2018-12-10 - 2019-10-18 - G06F15/78
- 本发明涉及一种ASIC阵列，用于进行区块挖掘，该ASIC阵列包括：设置于PCB电路板上的多个ASIC芯片，该ASIC芯片包括多个裸片，该裸片包括片上网络，其中该片上网络包括多个计算节点，该计算节点包括内存，该内存用于分布存储区块挖掘中的随机数据集的子集。本发明的ASIC阵列，将内存分配到计算节点上，通过计算节点‑片上网络‑ASIC芯片‑ASIC阵列的层级结构，使ASIC阵列可以存储区块挖掘中所需的随机数据集，即通过将子集分配到每个计算节点内存的方式，有效降低进行区块挖掘的散列计算过程中，随机数据集对大容量内存的需求。
- ASIC阵列、数据处理板以及区块挖掘方法和设备-201811504035.3
- 张楠赓;徐英韬 - 北京嘉楠捷思信息技术有限公司
- 2018-12-10 - 2019-10-18 - G06F15/78
- 本发明涉及一种ASIC阵列，用于进行区块挖掘，该ASIC阵列的ASIC芯片封装有多个设置有片上网络的裸片，该片上网络包括M×N个计算节点，该计算节点的NoC地址为(m，n)，NoC地址相邻的计算节点相互连接，其中该片上网络采用二维折叠环形拓扑结构，使相邻NoC地址的计算节点之间具有相同的物理距离。本发明的ASIC阵列采用的二维折叠环形拓扑结构，片上网络中计算节点前向和后向路径交错，在不同的方向紧邻节点之间的链路具有相同的缓冲和延迟特征，可以极大的简化裸片的物理实现和片上网络转发策略。
- 一种可收集多节点管理信息的管理板-201610979228.9
- 刘栋;程鹏 - 郑州云海信息技术有限公司
- 2016-11-08 - 2019-10-18 - G06F15/78
- 本发明公开一种可收集多节点管理信息的管理板，涉及服务器管理板领域，所述管理板上设置有一多级IIC Switch芯片和BMC controller，所述BMC controller与所述多IIC Switch芯片交互通信，各个节点的IIC总线通过线缆连接至所述管理板上，BMC controller向IIC Switch芯片发送信息控制其某个下行接口与上行接口联通，使得管理板能够依次访问形同IIC地址的各个节点并收集管理信息。本发明实现对多节点相同I2C总线地址的访问，能够收集多个节点的管理信息，兼容性高，提高了各个节点管理信息的收集效率。
- 一种存储装置-201711273958.8
- 亨利克·赫夫莫勒 - 安讯士有限公司
- 2017-12-06 - 2019-10-18 - G06F15/78
- 一种存储装置和排布存储芯片的方法。所述存储装置包括位于所述PCB上的至少两个存储芯片(M1，M2)，其中第一存储芯片(M1)位于所述PCB的第一表面上；第二存储芯片(M2)位于所述PCB的第二表面上；并且其中每个存储芯片(M1，M2)中心轴对称，使得每个存储芯片被所述中心轴分割的第一半部分和第二半部分的接脚按照其功能彼此镜像对称；且所述第二存储芯片(M2)的位置与所述第一存储芯片(M1)背靠背，使得在所述第一存储芯片(M1)和第二存储芯片(M2)上具有相同功能的各接脚的位置彼此相对，且通过通孔连接到位于该PCB的上述第一和第二表面之间的相应信号迹线。
- 现场可编程门阵列FPGA开发板-201920108736.9
- 张灿锋 - 山东高云半导体科技有限公司
- 2019-01-22 - 2019-10-18 - G06F15/78
- 本实用新型公开了现场可编程门阵列FPGA开发板，所述FPGA开发板包括：相互连接的FPGA芯片和联合测试工作组JTAG下载电路；所述FPGA芯片包括：伪静态随机存储器PSRAM以及与所述PSRAM相连的输入输出单元IOB和数据存储处理模块；其中，所述数据存储处理模块用于将目标数据存储至所述PSRAM；所述PSRAM通过所述IOB与外界通信；所述JTAG下载电路用于从外部向所述FPGA芯片下载文件，FPGA芯片通过PSRAM控制器对所述PSRAM进行读写操作。本实用新型实施例的FPGA开发板面积小。
- 一种嵌入式主板-201920376688.1
- 林志强 - 浙江华屹物联技术有限公司
- 2019-03-25 - 2019-10-18 - G06F15/78
- 本实用新型提供了一种嵌入式主板，包括电路板、带有引脚的元器件本体和接头。电路板的顶部开设有引脚槽，元器件本体的引脚与引脚槽插接，电路板的顶部固定连接有位于元器件本体两侧的引脚定位座，元器件本体的引脚位于引脚定位座的内壁，元器件本体的两侧均固定连接有引脚压座，电路板的顶部固定连接有接头安装座，接头与接头安装座相匹配，接头的内部开设有安装槽，安装槽的内壁设置有第一弹簧，第一弹簧的一端固定连接有触头。本嵌入式主板，能够解决主板上的元器件在安装时大多是直接将引脚与电路板焊接，引脚呈裸露状态，很容易发生引脚折断的现象，且主板上的接头很容易因方向插反，导致接头损坏的问题。
- 一种带磁性的积木式微型电脑-201920633454.0
- 陈康 - 苏州儒博特科技有限公司
- 2019-05-06 - 2019-10-18 - G06F15/78
- 一种积木式微型电脑，属电子技术和机械结构领域。包括微型电脑主板、外壳、显示屏、键盘、音箱、电池，摄像头。微型电脑主板、键盘、音箱、电池、摄像头的外壳的一个或多个表面固定有永久磁铁；显示屏的前面板和背面板是由铁磁性材料或镶嵌铁磁性材料的面板构成；微型电脑主板、键盘、音箱、电池、摄像头外壳固定有永久磁铁的表面可以吸在所述的显示屏背面板或前面板上；微型电脑主板、键盘、音箱、电池、摄像头外壳固定有永久磁铁的表面也可以彼此相互吸引。本实用新型的有益效果是：拆装非常方便，适合少年儿童动手动脑的科技活动和电脑硬件知识的学习，尤其是采用电池供电，安全可靠。
- 一种基于CS1U_COME模块的单板框架系统-201920413401.8
- 储薇 - 南京贝伦思网络科技股份有限公司
- 2019-03-29 - 2019-10-11 - G06F15/78
- 本实用新型的基于CS1U_COME模块的单板框架系统，包含前板、COME模块、网卡模块、FPGA模块、PHY模块和第一连接器，COME模块用于深度报文识别和解析，网卡模块与COME模块连接用于将COME模块的PCIE接口转化为10GE接口，FPGA模块分别与COME模块和网卡模块连接用于控制网卡模块和COME模块中低速信号，PHY模块与COME模块连接用于将前板的SGMII管理线转接为BASE线从而使前板的CPU能与COME模块交互，第一连接器与网卡模块和PHY模块连接用于与前板的接口连接。本实用新型在原有单板不改动的情况下添加了深度报文识别和解析功能。
- 移动终端的集成板卡-201910596477.3
- 李强 - 广东博育教学设备有限公司
- 2019-07-03 - 2019-10-01 - G06F15/78
- 本发明适用于板卡集成技术领域，提供了一种移动终端的集成板卡，包括：电源模块，其包括一控制开关及储电单元，该储电单元还连接一升压单元；模式选择模块，用于从至少三种工作模式中选择需要的工作模式；指示模块，包括至少一路RGB控制电路；电机驱动模块，包括过流保护电路及高温保护电路；以及通用接口。借此，本发明具有较高的集成度，使板卡的功能更加全面及强大。
- 一种离散型信号的两次设定采集及数值插补修正系统-201910650898.X
- 王传义;李华荣 - 上海朗瀚机电科技有限公司
- 2019-07-18 - 2019-10-01 - G06F15/78
- 本发明公开的属于采集信号处理技术领域，具体为一种离散型信号的两次设定采集及数值插补修正系统，包括主控模块、数据传输总线、传感器、显示器和对比修正模块；所述主控模块的输出接口通过数据线与显示器连接，通过程序设定的连续两次采集传感器信号，然后与预先根据实际情况而生成的数据表进行逻辑运算而生成一个的插补修正数值，从而更加接近真实结果，提高了数据结果的精度；基于主控模块、数据传输总线、传感器、显示器和对比修正模块，按照给定的程序及数值表或数据库进行连续两次信号采集及逻辑运算，从而在对照数值表或对照数据库中选取合适的数值对最终结果进行修正，确保最终获得的结果更加精确并且可以扩大现有传感器的工作范围。
- 密钥次序表确定-201910207105.7
- 约法夫·亚瑟·利维 - ARM有限公司
- 2019-03-12 - 2019-09-27 - G06F15/78
- 本公开涉及密钥次序表确定，提供了用于执行密钥次序表的迭代确定的数据处理装置和方法。一组寄存器最初接收输入数据项，然后使用这组寄存器的内容作为输入来执行数据处理。然后，该数据处理的结果用于在确定密钥次序表的每个迭代轮次中更新存储在这组寄存器的预定寄存器中的值。根据数据处理装置是处于反向密钥扩展模式还是前向密钥扩展模式来确定这组寄存器中的哪个寄存器是该预定寄存器。此外，这组寄存器被布置成在一个方向上使包含在这组寄存器中的值移位，该方向取决于数据处理装置是处于反向密钥扩展模式还是前向密钥扩展模式。两种模式的方向彼此相反。
- 专利分类
