[发明专利]包括应力均衡芯片的半导体封装件在审

专利信息
申请号: 201910119871.8 申请日: 2019-02-18
公开(公告)号: CN110718541A 公开(公告)日: 2020-01-21
发明(设计)人: 金一浩 申请(专利权)人: 三星电子株式会社
主分类号: H01L25/065 分类号: H01L25/065;H01L25/18;H01L23/31
代理公司: 11112 北京天昊联合知识产权代理有限公司 代理人: 赵南;张青
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请提供一种半导体封装件。所述半导体封装件包括具有竖直地堆叠在封装件衬底上的多个半导体芯片的芯片堆叠件。应力均衡芯片布置在所述芯片堆叠件上,所述应力均衡芯片构造为提供减小所述多个半导体芯片之间的电特性的变化。密封剂布置在所述封装件衬底上,并且被构造为覆盖所述芯片堆叠件的至少一部分。所述多个半导体芯片中的每一个电连接至所述封装件衬底。所述应力均衡芯片不电连接至所述衬底或所述多个半导体芯片。
搜索关键词: 半导体芯片 衬底 芯片堆叠件 应力均衡 封装件 半导体封装件 电连接 芯片布置 芯片构造 电特性 密封剂 堆叠 减小 竖直 芯片 覆盖 申请
【主权项】:
1.一种半导体封装件,包括:/n芯片堆叠件,其具有竖直地堆叠在封装件衬底上的多个半导体芯片;/n应力均衡芯片,其布置在所述芯片堆叠件上,所述应力均衡芯片构造为减小所述多个半导体芯片之间的电特性的变化;以及/n密封剂,其布置在所述封装件衬底上,并且被构造为覆盖所述芯片堆叠件的至少一部分,/n其中,所述多个半导体芯片中的每一个电连接至所述封装件衬底,并且所述应力均衡芯片不电连接至所述封装件衬底或所述多个半导体芯片。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910119871.8/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体装置及其制造方法-201910026192.6
  • 余振华;邱文智 - 台湾积体电路制造股份有限公司
  • 2019-01-11 - 2020-02-14 - H01L25/065
  • 提供一种包括第一集成电路组件、第二集成电路组件、第三集成电路组件及介电包封体的半导体装置。第二集成电路组件堆叠在第一集成电路组件上且电连接到第一集成电路组件。第三集成电路组件堆叠在第二集成电路组件上且电连接到第二集成电路组件。介电包封体在侧向上包封第二集成电路组件或第三集成电路组件。另外,提供上述半导体装置的制造方法。
  • 半导体封装-201910201970.0
  • 张A·N;白南奎;赵允来;韩承宪 - 三星电子株式会社
  • 2019-03-15 - 2020-02-07 - H01L25/065
  • 一种半导体封装,包括:封装基板;多个外部连接,封装基板下方;主芯片,在封装基板上;至少一个从芯片,在主芯片上;多个第一凸块和多个第二凸块,在封装基板与主芯片之间;以及多根引线,将封装基板与至少一个从芯片相连。封装基板包括:多条第一路径,将多个第一凸块与多个外部连接相连;以及多条第二路径,将多个第二凸块与多根引线相连。封装基板的上表面包括沿第一方向延伸的第一边和第二边以及沿第二方向延伸的第三边和第四边。
  • 一种系统级封装芯片及其封装方法-201710075626.2
  • 张瑾 - 深圳市中兴微电子技术有限公司
  • 2017-02-13 - 2020-02-07 - H01L25/065
  • 本发明公开了一种系统级封装SiP芯片,所述SiP芯片包括:封装基板及位于所述封装基板上的一个第一芯片及至少一个第二芯片;其中,第一芯片及所述至少一个第二芯片分别采用倒装键合的方式与封装基板相连;第一芯片上设置有凹形倒扣接口,第二芯片上设置有凸形倒扣接口,或者,第一芯片上设置有凸形倒扣接口,第二芯片上设置有凹形倒扣接口;第一芯片与所述至少一个第二芯片通过凹形倒扣接口及凸形倒扣接口相连。
  • 半导体器件和具有该半导体器件的半导体封装件-201910259386.0
  • 高永权;许埈荣;姜芸炳;李慈娟 - 三星电子株式会社
  • 2019-04-02 - 2020-01-24 - H01L25/065
  • 提供了一种半导体封装件和一种半导体器件。半导体封装件包括:封装衬底;第一半导体器件,在封装衬底的上表面上;第二半导体器件,在第一半导体器件的上表面上;第一连接凸块,附接到封装衬底的下表面;第二连接凸块,置于封装衬底与第一半导体器件之间并电连接到封装衬底和第一半导体器件;以及第三连接凸块,置于第一半导体器件与第二半导体器件之间并电连接到第一半导体器件和第二半导体器件。第一半导体器件具有边缘和在边缘处的台阶。
  • 射频微系统封装模块及其制造方法-201610626411.0
  • 王晓川 - 上海珏芯光电科技有限公司
  • 2016-08-02 - 2020-01-24 - H01L25/065
  • 本发明提供一种射频微系统封装模块及其制造方法,涉及包括无线通讯射频前端模块等高密度微系统芯片封装应用领域,所述射频微系统封装模块,包括:一个含有第一半导体器件层的第一晶片,一个堆叠于所述第一晶片之上并被之包含的含有第二半导体器件层的第二晶片,一个将第一晶片和第二晶片实现电学耦合的第一组晶片间互连线,以及置于第一晶片上包围第二晶片的第一介质填充片体,本发明通过晶片垂直堆叠和电学互连,缩小了该射频微系统封装模块的封装尺度,并提高其电学性能。
  • 包括应力均衡芯片的半导体封装件-201910119871.8
  • 金一浩 - 三星电子株式会社
  • 2019-02-18 - 2020-01-21 - H01L25/065
  • 本申请提供一种半导体封装件。所述半导体封装件包括具有竖直地堆叠在封装件衬底上的多个半导体芯片的芯片堆叠件。应力均衡芯片布置在所述芯片堆叠件上,所述应力均衡芯片构造为提供减小所述多个半导体芯片之间的电特性的变化。密封剂布置在所述封装件衬底上,并且被构造为覆盖所述芯片堆叠件的至少一部分。所述多个半导体芯片中的每一个电连接至所述封装件衬底。所述应力均衡芯片不电连接至所述衬底或所述多个半导体芯片。
  • 超高密度多芯片模组的三维扇出型封装结构与制备方法-201911081536.X
  • 王新;蒋振雷 - 杭州晶通科技有限公司
  • 2019-11-07 - 2020-01-17 - H01L25/065
  • 本发明涉及一种超高密度多芯片模组的三维扇出型封装结构,包括被第一塑封体塑封的器件芯片,器件芯片的引脚外露出第一塑封体,器件芯片靠近第一塑封体外围的引脚与第二塑封体内的金属互联柱连接,器件芯片靠近第一塑封体中心的引脚与第二塑封体内的互联芯片连接,互联芯片被第二塑封体完全包裹,金属互联柱外露出第二塑封体,第二塑封体远离第一塑封体的一侧设有和外露的金属互联柱适配的重新布线层,重新布线层远离第二塑封体的一侧设置锡球。本发明还公开了此种超高密度多芯片模组的三维扇出型封装结构的制备方法。采用本发明的设计方案,实现了对具有超精细引脚结构的高密度芯片进行扇出型集成封装的工艺结构。
  • 集成电路装置及其制备方法-201910954082.6
  • 胡思平;王涛;严孟;华子群 - 长江存储科技有限责任公司
  • 2019-10-09 - 2020-01-14 - H01L25/065
  • 本发明公开了一种集成电路装置及其制备方法,集成电路装置,包括:若干堆叠的半导体器件;所述半导体器件包括衬底和形成在所述衬底上的介质层,在所述堆叠方向上相邻两个所述半导体器件的介质层结合在一起;至少其中一个所述半导体器件的所述介质层内形成有若干功能器件和若干隔离结构,所述隔离结构用于隔离相邻的所述功能器件;所述隔离结构包括隔离沟槽和填充在所述隔离沟槽内的填充物,所述隔离沟槽的开口位于所述介质层背向所述衬底的表面。本发明能够有效地降低功能器件与功能器件之间存在的漏电风险及电容耦合风险,而且有效地提升了混合键合界面上金属互连的可靠性,从而提升了晶圆结合的稳定性。
  • 集成芯片-201810947971.5
  • 陈志彬;蔡嘉雄;刘铭棋;陈逸群 - 台湾积体电路制造股份有限公司
  • 2018-08-20 - 2020-01-10 - H01L25/065
  • 本申请的各种实施例涉及一种形成将III‑V族器件结合到衬底的集成芯片的方法以及所得集成芯片。在一些实施例中,所述方法包括:形成包括外延堆叠的芯片、位于所述外延堆叠上的金属结构、及位于所述金属结构与所述外延堆叠之间的扩散层;将芯片结合到衬底,以使金属结构位于所述衬底与外延堆叠之间;以及执行向外延堆叠中的刻蚀以形成台面结构,所述台面结构具有与扩散层的侧壁间隔开侧壁。金属结构可例如为在进行结合之前图案化的金属凸块,或者可例如为位于刻蚀停止层上的金属层且穿过所述刻蚀停止层突出到扩散层的金属层。
  • 半导体装置及半导体装置的制造方法-201610921780.2
  • 田畑光晴 - 三菱电机株式会社
  • 2016-10-21 - 2020-01-07 - H01L25/065
  • 本说明书公开的技术涉及能够对导线键合作业的制约进行抑制的半导体装置及半导体装置的制造方法。本技术涉及的半导体装置具有:多个半导体芯片(104),它们在俯视观察时由外框(102)所包围的壳体内配置于电路图案之上;以及键合导线(103),其将电路图案与多个半导体芯片(104)之间电连接,多个半导体芯片(104)沿壳体的长边方向而排列,键合导线(103)沿壳体的长边方向而架设。
  • 用于封装体叠层产品的具有引线的集成式封装设计-201480029748.2
  • 孙志勇 - 英特尔公司
  • 2014-12-23 - 2020-01-07 - H01L25/065
  • 描述了用于封装体叠层产品的具有引线的集成式封装设计。某些实施例涉及叠置式封装体组件(101),其包括:具有前侧和背侧的第一管芯(120);附接到第一管芯(120)的背侧的管芯焊盘(122);多条引线,一端连接到管芯(120)的前侧以连接到外部设备;包封第一管芯(120)和管芯焊盘(122)中的至少一部分的模制料(126);从管芯焊盘(122)进行切割的并由模制料(126)支撑的连接盘(124);第二多条引线(134),该引线(134)的一端连接到第一管芯(120)的前侧,并且引线(134)的另一端连接到连接盘(124);叠置在管芯焊盘(122)上方的第二管芯(138);以及第三多条引线(136),一端连接到第二管芯(138),并且另一端连接到连接盘(124)。
  • 一种多芯片堆叠封装结构及其制作方法-201910808521.2
  • 李恒甫;曹立强 - 上海先方半导体有限公司
  • 2019-08-29 - 2019-12-31 - H01L25/065
  • 本发明提供一种多芯片堆叠封装结构及其制作方法。上述多芯片堆叠封装结构包括:转接板,开设有贯通其正面与背面的硅通孔,所述转接板的背面开设有凹槽;第一芯片,通过第一塑封体封装在所述凹槽内;重布线结构,设置在所述转接板靠近背面的一侧,且分别与所述第一芯片和所述硅通孔电连接;第二芯片,设置在所述转接板靠近正面的一侧,且通过所述硅通孔与所述重布线结构电连接。通过转接板设置的凹糟,使第一芯片与第二芯片处于转接板不同空间位置,故第一芯片和第二芯片的封装总尺寸可以超出转接板尺寸,拓展封装空间;第一芯片无需通过硅通孔与重布线结构连接,降低了封装难度、提升了封装可行性,节约了生产成本及工序,适于大规模加工与生产。
  • 一种实现电磁屏蔽的SIP封装方法-201910851768.2
  • 姜显扬;陈木市;王德富;徐欣 - 苏州中科安源信息技术有限公司;杭州电子科技大学
  • 2019-09-10 - 2019-12-31 - H01L25/065
  • 本发明公开了一种实现电磁屏蔽的SIP封装方法。传统采用表面金属化防辐射干扰,增加了模块连接的尺寸。本发明方法首先对SIP模块中的MCU芯片和Flash存储芯片的上下表面使用吸收材料进行全表面涂抹,形成屏蔽层,采用的吸收材料为石墨烯。采用上下叠层的封装方法,将MCU芯片和Flash存储芯片采用SPI总线连接,进行相互通信。然后通过正向键合方式将MCU芯片与基板连接,通过反向键合方式将Flash存储芯片与基板连接。本发明方法可以有效吸收电磁波,减少渗透到芯片中的电磁场,进而提高信号的传输质量以及减少EMI问题。引线采用反向的方式键合,能够有效减少堆叠封装的高度。
  • 一种SSD堆叠封装结构及其制备方法-201910926954.8
  • 王蕊;熊涛;马晓建 - 华天科技(西安)有限公司
  • 2019-09-27 - 2019-12-31 - H01L25/065
  • 本发明公开了一种SSD堆叠封装结构及其制备方法,其特征在于,包括:基板;控制芯片,所述控制芯片贴装在所述基板上,且控制芯片与基板电性连接;间隔件,所述间隔件下表面具有容置空间,间隔件贴装在所述基板上,且控制芯片置于所述容置空间内;存储芯片,所述存储芯片贴装在间隔件上表面;存储芯片通过键合线与基板电性连接;及塑封体,所述塑封体包覆基板、间隔件、存储芯片和键合线。该封装结构通过U型的Spacer保护控制芯片,防止裂片,小体积便于实现并提高了封装质量。
  • 低串扰垂直连接接口-201880031158.1
  • H·史;S·C·谭 - 赛灵思公司
  • 2018-04-30 - 2019-12-27 - H01L25/065
  • 提供了在芯片封装的堆叠部件和电子器件之间的垂直连接接口(120、520、620、720、820、1000、1100),其改善了在堆叠部件之间的通信。这里描述的技术允许增加信号连接密度,同时降低串扰的可能性。例如,相对于被配置为承载在连接的组(210)内的数据信号的连接,被配置成承载接地信号的垂直接口(120、520、620、720、820、1000、1100)中的部件之间的连接的地信比具有边缘到中心的梯度,这减少了满足串扰阈值所需的接地连接量,同时增加了可用于穿过垂直接口(120、520、620、720、820、1000、1100)的部件之间的通信的信号连接量。
  • 多芯片封装互联结构-201910710165.0
  • 史少峰;阮怀其 - 安徽国晶微电子有限公司
  • 2019-08-02 - 2019-12-24 - H01L25/065
  • 本发明公开了一种多芯片封装互联结构,包括外壳、母板、上盖、芯片封装组件、BGA球,外壳内部安装芯片封装组件,芯片封装组件上方设置上盖,上盖与外壳焊接固定。本发明通过设置有芯片封装组件,将芯片封装组件设置为三层,分别为用于安装控制电路的上层、用于布线的中层、用于安装功率电路的底层,将功率电路与控制电路布线分离,防止功率电路产生的电磁波对控制电路的干扰,同时采用立体的布线方式,实现了多芯片之间的互联,立体的布线方式减少了芯片对电路板表面积的利用,从而使得电路板上有更多的空间用来布置电子元器件,并且层与层之间通过毛纽扣连接,毛纽扣在长度方向受压时收缩,压力消除后还原,防止外界压力导致互联结构被破坏。
  • 一种低压铝栅双层芯片结构-201910965962.3
  • 刘军 - 深圳市芯域联合半导体科技有限公司
  • 2019-10-12 - 2019-12-20 - H01L25/065
  • 一种低压铝栅双层芯片结构,本发明涉及芯片技术领域,一号芯片设置在二号芯片的上方,且两者均设置于外壳的内部,一号芯片的底表面设有锡圈,二号芯片的上表面开设有与锡圈相互嵌合设置的圈槽,一号芯片的两侧边连接有数个一号端子,一号端子上下活动插设在开设于外壳侧壁的让位孔中,一号端子外侧的让位孔中嵌设有导热硅胶片,二号芯片的两侧边连接有数个二号端子,二号端子穿过外壳的侧壁后露设于外壳的外部。其能够满足多元器件的焊接需求,且具有较好的散热性能,大大提高元器件的安装数量,延长元器件的使用寿命。
  • 半导体结构-201920326590.5
  • 吴秉桓 - 长鑫存储技术有限公司
  • 2019-03-14 - 2019-12-20 - H01L25/065
  • 本实用新型实施例涉及一种半导体结构,包括:芯片堆叠结构,所述芯片堆叠结构具有第一面和与所述第一面相对的第二面,所述芯片堆叠结构包括沿垂直于所述第一面方向堆叠的至少三个芯片;所述芯片堆叠结构侧壁包括位于同一侧的第一侧壁以及第二侧壁,且所述第一侧壁与所述第二侧壁通过连接面相连。本实用新型提供一种新型结构性能优越的半导体结构。
  • 半导体封装-201910499196.6
  • 金吉洙 - 三星电子株式会社
  • 2019-06-10 - 2019-12-17 - H01L25/065
  • 一种半导体封装包括:第一半导体封装;所述第一半导体封装上的第二半导体封装;以及所述第一半导体封装与所述第二半导体封装之间的多个连接端子。第一半导体封装可以包括:封装衬底;半导体芯片,位于所述封装衬底上并且具有彼此面对的第一表面和第二表面,所述第一表面邻近所述第二半导体封装;多个连接焊盘,位于所述半导体芯片的第一表面与所述连接端子之间;以及模制层,位于所述封装衬底上并且覆盖所述半导体芯片的侧表面,所述模制层与所述连接端子间隔开。
  • 薄膜封装件和包括薄膜封装件的封装模块-201910428911.7
  • 郑在珉;闵智雅 - 三星电子株式会社
  • 2019-05-22 - 2019-12-06 - H01L25/065
  • 本发明提供了一种薄膜封装件、一种覆晶薄膜封装件和一种封装模块。所述薄膜封装件包括:薄膜衬底;在薄膜衬底的第一表面上的第一半导体芯片;在薄膜衬底的第一表面上的第二半导体芯片;以及在薄膜衬底的第一表面上的第一传导薄膜。第一传导薄膜覆盖第一半导体芯片和第二半导体芯片,并且包括狭缝或凹口。在所述薄膜封装件的平面图中,狭缝或凹口设置在第一半导体芯片和第二半导体芯片之间的桥接区域中。
  • 半导体装置及其制造方法-201710133213.5
  • 前田竹识 - 东芝存储器株式会社
  • 2017-03-08 - 2019-12-06 - H01L25/065
  • 本发明提供一种能够减小翘曲的半导体装置及其制造方法。半导体装置包含配线板、第1、第2树脂部、及元件部。第1树脂部具有第1填料含有率。元件部设置在配线板的一部分与第1树脂部的一部分之间。元件部包含第1半导体元件、及设置在第1半导体元件与配线板的一部分之间的第2半导体元件。第2树脂部包含设置在第1半导体元件与第2半导体元件之间的元件间区域的部分、及设置在配线板的另一部分与第1树脂部的另一部分之间的周边区域的部分。第2树脂部具有低于第1填料含有率的第2填料含有率。设置在周边区域的部分与第1树脂部的另一部分之间的区域中的填料含有率沿着从设置在周边区域的部分朝向第1树脂部的另一部分的方向而连续地上升。
  • 半导体器件层叠封装件、半导体器件封装件及其制造方法-201910067600.2
  • 洪民基;李镕官 - 三星电子株式会社
  • 2019-01-24 - 2019-12-03 - H01L25/065
  • 半导体器件层叠封装件(PoP)包括:第一封装件;第二封装件;中介层;第一模塑层和第二模塑层。第一封装件包括第一衬底和第一衬底上的第一半导体芯片。第二封装件布置在第一封装件上,并包括第二衬底和第二衬底上的第二半导体芯片。中介层布置在第一封装件和第二封装件之间,并连接第一封装件和第二封装件。第一模塑层填充第一封装件和中介层之间的空间。第二模塑层覆盖中介层的上表面。
  • 微电子封装-201680071162.1
  • 贾维尔·A·迪拉克鲁兹;阿比欧拉·奥佐拉奥;阿修克·S·普拉布;克里斯多夫·W·拉丁;孙卓文 - 英帆萨斯公司
  • 2016-12-22 - 2019-12-03 - H01L25/065
  • 在一种垂直整合的微电子封装中,一第一微电子装置在该微电子封装的一只有引线接合的表面区域中耦接至一电路平台的一上表面。引线接合线耦接至该第一微电子装置的一上表面,而且从该第一微电子装置的该上表面延伸离开。一处于一面朝下的朝向的第二微电子装置在一只有表面安装的区域中耦接至该些引线接合线的上方的末端。该第二微电子装置位在该第一微电子装置之上,而且至少部分地重叠该第一微电子装置。一保护层被设置在该电路平台以及该第一微电子装置之上。该保护层的一上表面具有该只有表面安装的区域。该保护层的该上表面在该只有表面安装的区域中具有被设置于其上的处于该面朝下的朝向的该第二微电子装置,以用于耦接至该些第一引线接合线的该些上方的末端。
  • 一种半导体芯片-201920214620.3
  • 李志雄;程振 - 深圳市江波龙电子股份有限公司
  • 2019-02-18 - 2019-11-29 - H01L25/065
  • 本申请公开了一种半导体芯片,该半导体芯片,包括基板、第一晶片层、第二晶片层以及第三晶片层,第一晶片层和第二晶片层位于基板的同一侧表面上,第三晶片层位于第一晶片层远离基板的一侧,第三晶片层中并列设置有至少两个第三晶片,从而在生产加工过程中,保证第三晶片的数量的同时,可以不用对其进行堆叠设置,便于生产加工,提升产品的良率且降低第三晶片层的厚度,减少生产成本。另外,由于第三晶片并列设置,降低了第三晶片层的厚度,可以设置更多的第三晶片层,从而能够提升半导体芯片的存储容量。
  • 氧化接合的晶圆堆叠中的管芯封装-201780089481.X
  • 约翰·J·德拉布;杰森·G·米尔恩 - 雷索恩公司
  • 2017-11-16 - 2019-11-22 - H01L25/065
  • 制造半导体晶圆组件(100)的结构和方法,其将至少一个管芯(108,202,402)封装在刻蚀到氧化接合的半导体晶圆堆叠(102+104,206+208,406+408)中的腔(110,204,404)中。该方法通常包括以下步骤:将管芯(108,202,402)定位在腔(110,204,404)中,将管芯(108,202,402)机械地和电气地安装到晶圆堆叠(102+104,206+208,406+408),并且通过以多种方式中的一种方式将盖晶圆(106,210,410)接合到晶圆堆叠(102+104,206+208,406+408)来将管芯(108,202,402)封装在腔(110,204,404)内。应用半导体处理步骤(例如,沉积、退火、化学和机械抛光、刻蚀等)来构造组件并且根据上述实施例连接(例如,凸块接合、线互连、超声波接合、氧化接合等)管芯。腔(110,404)可以被气密密封以封装半导体管芯(108,402)。晶圆组件(100)可以被划片以产生一个或多个半导体芯片,每个半导体芯片包括一个或多个封装的半导体管芯(108,202,402)。热界面(164,170,412)可以被包括在半导体管芯(108,402)和晶圆(102,104,106,406,408,410)中的一个或多个之间。晶圆堆(102+104,406+408)和盖晶圆(106,410)可以被氧化接合在一起。可替选地,晶圆堆叠(206+208)和盖晶圆(210)可以被凸块(214)接合,以便限定提供与腔(204)的热隔离的气隙(224)。晶圆(102,104,106)中的一个可以限定从晶圆组件(100)外部到腔(110)的导管(168)。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top