[实用新型]半导体结构及测试系统有效

专利信息
申请号: 201821898457.9 申请日: 2018-11-19
公开(公告)号: CN209434179U 公开(公告)日: 2019-09-24
发明(设计)人: 周源;张小麟;张志文;李静怡;王超;朱林迪;裴紫薇 申请(专利权)人: 北京燕东微电子科技有限公司
主分类号: H01L23/544 分类号: H01L23/544
代理公司: 北京成创同维知识产权代理有限公司 11449 代理人: 蔡纯;张靖琳
地址: 100176 北京市大兴区北京*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请公开了一种半导体结构及测试系统。该半导体结构包括:衬底;位于所述衬底内的多个沟槽;介质层,形成于每个所述沟槽的暴露表面;以及多晶硅,填充在每个所述沟槽内部,其中,所述多个沟槽包括至少一个第一沟槽和至少一个第二沟槽,填充在所述第二沟槽内部的多晶硅形成所述半导体器件的栅极,每个所述第一沟槽具有闭环侧壁,位于所述第一沟槽内的多晶硅形成具有闭环边界且与所述衬底隔离的所述测试岛。该半导体结构在形成半导体器件的同时形成测试岛,在测试岛中包括具有闭环边界的多晶硅,便于对半导体器件的栅极电阻等关键参数进行更为准确的表征,从而提高产品的良率和可靠性。
搜索关键词: 半导体结构 多晶硅 闭环 半导体器件 衬底 测试系统 测试 填充 暴露表面 关键参数 栅极电阻 介质层 侧壁 良率 隔离 申请
【主权项】:
1.一种半导体结构,用于形成至少一个半导体器件和至少一个测试岛,其特征在于,所述半导体结构包括:衬底;位于所述衬底内的多个沟槽;介质层,形成于每个所述沟槽的暴露表面;以及多晶硅,填充在每个所述沟槽内部,其中,所述多个沟槽包括至少一个第一沟槽和至少一个第二沟槽,填充在所述第二沟槽内部的多晶硅形成所述半导体器件的栅极,每个所述第一沟槽具有闭环侧壁,位于所述第一沟槽内的多晶硅形成具有闭环边界且与所述衬底隔离的所述测试岛,每个所述测试岛分别具有至少两个测试节点。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京燕东微电子科技有限公司,未经北京燕东微电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201821898457.9/,转载请声明来源钻瓜专利网。

同类专利
  • 图像传感器及其形成方法-201910492875.0
  • 张瑞鸿;张松 - 德淮半导体有限公司
  • 2019-06-06 - 2019-11-05 - H01L23/544
  • 一种图像传感器及其形成方法,其中方法包括:提供基底,所述基底包括若干相互分立的单元区,相邻单元区之间具有切割区;在所述基底的单元区表面和切割区表面形成初始透镜层;刻蚀切割区表面的部分所述初始透镜层,直至暴露出基底表面,在切割区表面形成若干相互分立的对准标记。所述方法能够提高对对准标记的检测效率。
  • OLED面板以及检测阴极层偏位的方法-201810095540.0
  • 牛佳生 - 昆山国显光电有限公司
  • 2018-01-31 - 2019-11-05 - H01L23/544
  • 本发明的实施例公开了一种OLED面板以及检测阴极层偏位的方法。该OLED面板,包括:显示区域;检测区域,位于显示区域的外围;检测端子组,位于检测区域,检测端子组包括多组检测端子,各组检测端子均包括朝向显示区域的检测末端,不同组检测端子的检测末端与所述显示区域的距离不同;阴极层,位于显示区域并延伸至所述检测区域。与现有技术相比,本发明实施例中的OLED面板以及检测阴层偏位的方法,通过在OLED面板的显示区之外设置检测区域,在检测区域内设置与显示区距离不同的多组检测端子,通过确定阴极层与那些检测端子连接来确定阴极层在OLED面板中的位置,进而确定阴极层是否发生偏位,防止阴极层偏位导致OLED面板无法正常使用。
  • 包括测试结构的半导体器件-201910287877.6
  • 司空炫哲;朴浚均;金贤珍;崔琦铉;裵相友 - 三星电子株式会社
  • 2019-04-10 - 2019-10-29 - H01L23/544
  • 包括测试结构的半导体器件包括半导体衬底和半导体衬底上的多个测试结构。测试结构包括相应下有源区域和上有源区域,相应下有源区域在竖直方向上从半导体衬底延伸并且具有不同的宽度,上有源区域在竖直方向上从相应下有源区域延伸。每个下有源区域包括第一区域和第二区域。第一区域与上有源区域重叠并且在第二区域之间,并且第二区域包括外部区域和外部区域之间的内部区域。位于具有不同宽度的下有源区域中的外部区域具有不同的宽度。
  • 一种用于晶片允收测试的测试结构-201810326573.1
  • 赵峰;许秋林 - 北京同方微电子有限公司
  • 2018-04-12 - 2019-10-25 - H01L23/544
  • 本发明提供了一种用于晶片允收测试的测试结构,所述测试结构包括多个过孔、顶端金属层以及底端金属层,其中,多个过孔通过交替的顶端金属层和底端金属层将多个过孔连接为过孔链,过孔链中过孔的间距范围为0.1um‑10um;多个过孔包括多个子区间,各子区间内的过孔之间具有不同的间距;多个过孔组成过孔阵列,过孔阵列包括多个子区域,各子区域内的过孔之间具有不同的间距。该测试结构由多种间距过孔的排布,使得对不同间距大小敏感的异常都能捕捉到,从而在晶片允收测试中,在体现过孔链的阻值上,能够更为准确、有效地实现过孔工艺的监控。
  • 功率模块、电控盒及空调器-201711370206.3
  • 毕晓猛;冯宇翔 - 芜湖美智空调设备有限公司;美的集团股份有限公司
  • 2017-12-18 - 2019-10-25 - H01L23/544
  • 本发明公开一种功率模块、电控盒及家用电器。所述功率模块包括自下向上依次设置的基板、布线板及焊接于所述布线板上的晶体管,所述基板与所述布线板之间设有正对所述晶体管的测位区;所述功率模块还包括设于所述测位区内的压电测位组件,所述压电测位组件包括多个相互间隔排布的测位单元,每一所述测位单元包括一压电像元,以及分设于所述压电像元两端且与所述压电像元电性连接的第一电极片和第二电极片,所述第一电极片与所述第一引脚连接,所述第二电极片与所述第二引脚连接。本发明的功率模块,能够降低该功率模块的焊接空洞检测试验的难度,以便于用户进行焊接空洞检测试验操作。
  • 半导体器件-201821701385.4
  • 胡滨 - 长鑫存储技术有限公司
  • 2018-10-19 - 2019-10-25 - H01L23/544
  • 本实用新型涉及半导体技术领域,提出一种半导体器件、半导体器件的制造方法和测试方法。该半导体器件可以包括晶圆、划片道和多个时钟倍频电路;划片道相互垂直分布将晶圆分隔成若干芯片;多个时钟倍频电路设于划片道,其输出端与芯片连接。可以提供与芯片时钟频率一致的高频时钟,同时又不影响芯片的性能,功耗与面积;简化芯片的wafer级测试方案设计。
  • 晶片打标方法-201480079450.2
  • 具春会;金秀永;郑成钒 - EO科技股份有限公司
  • 2014-08-11 - 2019-10-22 - H01L23/544
  • 本发明公开了一种利用激光对附着有加工用带的晶片进行打标的方法。所公开的激光打标方法包括:使波长为532nm的激光束透过被附着在所述晶片的一面上的所述加工用带的步骤;以及使所述波长为532nm的激光束以预定速度移动,以在所述晶片的一面上执行打标操作的步骤,其中,所述波长为532nm的激光束具有8kHz至40kHz的频率和0.8W至2W的输出功率。
  • 一种集成电路-201822024731.6
  • A·萨拉菲亚诺斯;A·马扎基 - 意法半导体(鲁塞)公司
  • 2018-12-04 - 2019-10-08 - H01L23/544
  • 本实用新型公开的实施例提供了一种集成电路。半导体衬底包括掩埋半导体层和半导体阱。一种用于检测半导体衬底经由其背面的可能减薄的器件被形成在半导体阱上和半导体阱中。该器件是包括输入端子和输出端子的非反相缓冲器,该器件在供应端子与参考端子之间被供电,其中掩埋半导体层提供供应端子。控制电路向输入端子递送处于第一状态的输入信号,并且如果响应于输入信号处于与第一状态不同的第二状态,信号在输出端子处被生成,则输出指示检测到衬底的减薄的控制信号。
  • 显示面板及显示装置-201910464996.4
  • 吴绍静 - 武汉华星光电半导体显示技术有限公司
  • 2019-05-30 - 2019-09-27 - H01L23/544
  • 本发明提出一种显示面板及显示装置,为了改善CCD相机抓取标记对比度不高的问题,将所述标记的禁置区的无机材料全部挖掉,CCD在抓取标记时,所述禁置区的反射光将进一步降低,可以预见与所述标记区的对比度将提高。并为了在后续蚀刻上层金属膜层时,减小所述标记表面造成损伤,还设置一层无机层包覆所述标记上,覆盖所述标记的侧边,更好的保护所述标记的同时,也保证了所述禁置区灰度值,提高所述标记的对比度。
  • 一种阵列基板、显示面板及显示装置-201611040543.1
  • 翟应腾;卢峰 - 上海天马微电子有限公司;天马微电子股份有限公司
  • 2016-11-23 - 2019-09-27 - H01L23/544
  • 本发明公开了一种阵列基板、显示面板及显示装置,阵列基板包括显示区域和环绕显示区域的边框区域,边框区域设置有:多个电桥式压力感测单元,电桥式压力感测单元包括电桥电极、与电桥电极的供电端电连接的第一电源线和与电桥电极的检测端电连接的检测线;多个第一导热片;每一第一导热片与一电桥电极相对设置,且第一导热片在电桥电极上的垂直投影覆盖电桥电极。设置一第一导热片与一电桥电极所在区域相对,且第一导热片在电桥电极上的垂直投影覆盖该电桥电极,由于第一导热片的导热性使得第一导热片的热量分布均匀,进而使得电桥电极对应区域的温度分布均匀,减小温度不均一对电桥电极输出电压的影响,保证显示装置的压力检测的准确度高。
  • 一种测试结构及其制造方法-201910604388.9
  • 单法宪 - 武汉新芯集成电路制造有限公司
  • 2019-07-05 - 2019-09-24 - H01L23/544
  • 本申请提供一种测试结构及其制造方法,测试结构可以包括第一测试线、第二测试线、第一输入端和第二输入端,第一测试线用于建立多个第一通孔中的第一金属填充层之间的电连接,第一输入端和第二输入端之间通过第一测试线以及多个第一金属填充层电连接,第二测试线与第二通孔中的第二金属填充层连接,第二测试线接地。这样,在第一输入端和第二输入端施加电压后,若在第一测试线和第二测试线之间,或者第一通孔和第二通孔之间,或者第一测试线和第二通孔之间,或者第二测试线和第一通孔之间存在短路时,可以在第二测试线中检测到漏电流,从而同时对存在多个通孔的电路的可靠性进行了监测,监测更全面,同时还提高监测效率。
  • 一种集成电路光刻蚀结构,制备方法及集成电路-201910667327.7
  • 杨祎巍;匡晓云;林伟斌;黄开天;崔超;周峰;李舟 - 南方电网科学研究院有限责任公司;中国南方电网有限责任公司
  • 2019-07-23 - 2019-09-24 - H01L23/544
  • 本发明公开了一种集成电路光刻蚀结构,包括第一导体和第二导体,第一导体与第二导体均通过预设版图光刻蚀而成;预设版图包括对应第一导体的第一遮蔽图形,以及对应第二导体的第二遮蔽图形;第一遮蔽图形包括至少一个沿预设方向延伸的遮蔽指。在光刻蚀工艺中由于光学邻近效应会使得版图中的拐角处发生畸变,由于受制备工艺中随机扰动的影响,该畸变具有较强的随机性,使得集成电路光刻蚀结构的寄生电容值也不相同。该集成电路光刻蚀结构可以较好的捕获集成电路生产过程中的工艺随机扰动,可用于生成集成电路的标识信息;使用该集成电路光刻蚀结构的制作成本很低。本发明还提供了一种制备方法及一种集成电路,同样具有上述有益效果。
  • 一种OLED显示面板及显示装置-201710096242.9
  • 蒋谦;杜骁 - 武汉华星光电技术有限公司
  • 2017-02-22 - 2019-09-24 - H01L23/544
  • 本发明提供了一种OLED显示面板及显示装置,该OLED显示面板包括基板和OLED结构,该OLED结构包括位于该基板上的第一电极层、位于该第一电极层上的发光结构层以及位于该发光结构层上的第二电极层;该第一电极层包括发光像素电极组和测试像素电极组,该测试像素电极组围绕该发光像素电极组设置,且该发光像素电极组和测试像素电极组彼此电绝缘。上述OLED显示面板及显示装置在进行封装效果检测时,不仅可以检测正面封装效果,还可以检测边缘封装效果,提高封装效果的检测准确性。
  • 半导体结构及测试系统-201821898457.9
  • 周源;张小麟;张志文;李静怡;王超;朱林迪;裴紫薇 - 北京燕东微电子科技有限公司
  • 2018-11-19 - 2019-09-24 - H01L23/544
  • 本申请公开了一种半导体结构及测试系统。该半导体结构包括:衬底;位于所述衬底内的多个沟槽;介质层,形成于每个所述沟槽的暴露表面;以及多晶硅,填充在每个所述沟槽内部,其中,所述多个沟槽包括至少一个第一沟槽和至少一个第二沟槽,填充在所述第二沟槽内部的多晶硅形成所述半导体器件的栅极,每个所述第一沟槽具有闭环侧壁,位于所述第一沟槽内的多晶硅形成具有闭环边界且与所述衬底隔离的所述测试岛。该半导体结构在形成半导体器件的同时形成测试岛,在测试岛中包括具有闭环边界的多晶硅,便于对半导体器件的栅极电阻等关键参数进行更为准确的表征,从而提高产品的良率和可靠性。
  • 一种应力传感器结构及其制作方法-201710659009.7
  • 尹雯;杨恒;豆传国;张文奇;林挺宇;曹立强 - 华进半导体封装先导技术研发中心有限公司
  • 2017-08-03 - 2019-09-20 - H01L23/544
  • 本发明公开了一种应力传感器结构及其制作方法,其中所述应力传感器结构包括:衬底;盲孔,设置在所述衬底的第一表面;第一压阻层和第二压阻层,设置于所述盲孔侧表面,所述第一压阻层和所述第二压阻层在各层的底部连接;所述第一压阻层和所述第二压阻层由具有压阻效应的材质形成;第二绝缘层,设置于所述第一压阻层和所述第二压阻层之间;第一电极,设置于所述衬底的第一表面,与所述第一压阻层连接;第二电极,设置于所述衬底的第一表面,与所述第二压阻层连接。通过在第一电极和第二电极外加电压的方式所测得的电阻可以用于表征TSV结构的应力,尤其是轴向应力,进而该应力传感器可以用于测量TSV结构的应力。
  • 半导体封装件和半导体模块-201910115969.6
  • 李政泌 - 三星电子株式会社
  • 2019-02-15 - 2019-09-17 - H01L23/544
  • 可以提供半导体封装件和半导体模块。所述半导体封装件包括:封装件基底,包括接地层,接地层的第一段暴露于封装件基底外部;半导体芯片,位于封装件基底上;以及功能层,包括导电聚合物和粘合剂聚合物,功能层覆盖半导体芯片,并与接地层的第一段接触。
  • 半导体封装结构-201920344328.3
  • 徐罕;林正忠;吴政达;陈彦亨 - 中芯长电半导体(江阴)有限公司
  • 2019-03-19 - 2019-09-13 - H01L23/544
  • 本实用新型提供一种半导体封装结构。所述半导体封装结构包括可透光基底、封装材料层及对准标记层;所述可透光基底包括正面和与所述正面相对的背面,其中,所述正面为器件所在的表面;所述对准标记层位于所述可透光基底的所述正面,所述对准标记层内形成有至少一个对准标记,所述封装材料层位于所述对准标记层上。本实用新型的半导体封装结构通过优化的结构设计,在可透光基底的正面设置对准标记,该对准标记可在图形化作业过程中充分暴露出来以便于从可透光基底的背面进行曝光对准,由此可以极大减少在上层的图形化作业过程中寻找对准标记所需的时间,可以极大提高生产效率,且有利于提高层间对准的准确度,有助于提高封装器件的品质。
  • 用于接合界面处的接合对准标记的方法、器件和结构-201880002644.0
  • 严孟;王家文;胡思平;胡顺 - 长江存储科技有限责任公司
  • 2018-11-21 - 2019-09-10 - H01L23/544
  • 公开了接合半导体结构及其制作方法的实施例。在示例中,一种半导体器件包括第一半导体结构、第二半导体结构以及处于第一半导体结构和第二半导体结构之间的接合界面。所述第一半导体结构包括衬底、设置在所述衬底上的第一器件层以及设置在所述第一器件层上方并且包括第一接合触点和第一接合对准标记的第一接合层。所述第二半导体结构包括第二器件层以及设置在所述第二器件层下方并且包括第二接合触点和第二接合对准标记的第二接合层。使所述第一接合对准标记与所述第二接合对准标记在所述接合界面处对准,以使得所述第一接合触点与所述第二接合触点在接合界面处对准。
  • 板状物-201410128388.3
  • 前田展秀 - 株式会社迪思科
  • 2014-04-01 - 2019-09-06 - H01L23/544
  • 本发明提供一种能够缩短校准所需要的时间的板状物。在本发明的板状物(3)的表面上形成有能够通过进行定位的校准装置(1)的摄像构件(9)识别的校准用的校准标识(19)。方向指示标识(21)表示校准标识(19)相对于形成有该方向指示标识的场所的方向。方向指示标识(21)隔开间隔地形成,该间隔被设定成使得在摄像构件(9)的视野范围包含多个方向指示标识(21)。围绕校准标识(19)形成有多个方向指示标识(21)。
  • 裂纹检测芯片-201910139939.9
  • 权赞植;朴镇德;张镇旭;韩至连 - 三星电子株式会社
  • 2019-02-26 - 2019-09-03 - H01L23/544
  • 本发明提供一种裂纹检测芯片,所述裂纹检测芯片包括:芯片,所述芯片包括内部区域和围绕所述内部区域的外部区域;沿着所述芯片的边缘形成在所述芯片的内部的保护环,所述保护环限定所述内部区域和所述外部区域;沿着所述内部区域的边缘以闭合曲线的形式设置的边缘布线;以及暴露在所述芯片的表面上并且连接到所述边缘布线的焊盘。所述边缘布线连接到时域反射计(TDR)模块,所述时域反射计模块通过所述焊盘将入射波施加到所述边缘布线,并检测在所述边缘布线中形成的反射波,以检测裂纹的位置。
  • 异常像素点指示装置-201822226893.8
  • 李漫铁;屠孟龙;谢玲;俞苗;余亮 - 深圳雷曼光电科技股份有限公司;惠州雷曼光电科技有限公司
  • 2018-12-26 - 2019-09-03 - H01L23/544
  • 本实用新型公开了一种异常像素点指示装置,用于指示COB单元板的异常像素点,所述异常像素点指示装置包括一导轨和一指示条,所述导轨沿第一坐标方向延伸、且设有刻度标记,所述指示条沿第二坐标方向延伸、且可滑动安装在所述导轨上;所述指示条包括一条体;多个窗口,沿所述第二坐标方向间隔开设在所述条体上,且一一对应沿所述第二坐标方向分布的、所述COB单元板的多个像素点;多个指示标记,设于所述条体上,且一一对应所述多个窗口设置。本实用新型异常像素点指示装置可以指示异常像素点而提高了维修效率。
  • 划片槽测试结构及测试方法-201710600058.3
  • 吴苑;曾志敏 - 上海华虹宏力半导体制造有限公司
  • 2017-07-21 - 2019-08-13 - H01L23/544
  • 本发明公开了一种划片槽测试结构,同一晶圆上包括芯片形成区域和划片槽,测试结构形成于所述划片槽内。测试结构的第一焊盘形成于芯片形成区域且由顶层正面金属层图形化形成。通过一层以上的正面金属层以及对应的接触孔将测试结构连接到第一焊盘。划片槽的宽度小于第一焊盘的最窄方向的尺寸;通过将第一焊盘设置在芯片形成区域使划片槽的宽度不受第一焊盘的尺寸的影响,从而使划片槽尺寸减少并提高晶圆上的芯片的集成度。本发明还公开了一种划片槽测试结构的测试方法。本发明能提高芯片集成度,从而降低成本。
  • 电子芯片-201611073902.3
  • A·萨拉菲亚诺斯;M·利萨特;J·弗特 - 意法半导体(鲁塞)公司
  • 2016-11-29 - 2019-08-06 - H01L23/544
  • 本公开的实施例提供了一种电子芯片,包括:在第一导电类型的区域上交替连续设置的多个具有第一导电类型的第一半导体条和多个具有第二导电类型的第二半导体条;设置在每个第二半导体条端部的两个检测触点;用于检测每个第二半导体条端部的两个检测触点之间的电阻的电路;在第二半导体条中延伸到电路元件之间的第一深度的绝缘槽;以及贯穿每个第二半导体条的整个宽度延伸到大于第一深度的第二深度的绝缘壁。
  • 一种用于接触孔对位的对位标记及其形成方法-201410431192.1
  • 赵简 - 中芯国际集成电路制造(上海)有限公司
  • 2014-08-28 - 2019-07-26 - H01L23/544
  • 本发明提供一种用于接触孔对位的对位标记及其形成方法,涉及半导体技术领域。本发明的用于接触孔对位的对位标记的形成方法,包括在半导体衬底的拟形成用于接触孔对位的对位标记的区域的两侧形成浅沟槽隔离以及在半导体衬底的拟形成用于接触孔对位的对位标记的区域形成与所述半导体衬底具有相同的材料的对位标记的步骤,因此可以提高对位标记的有效厚度,从而提高对位质量。本发明的用于接触孔对位的对位标记,由于与半导体衬底具有相同的材料,并且在半导体衬底内位于对位标记两侧的区域形成有浅沟槽隔离,因此,可以提高对位标记的有效厚度,提高对位质量。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top