[发明专利]半导体存储器装置及其多位数据感测方法在审

专利信息
申请号: 201811441122.9 申请日: 2018-11-29
公开(公告)号: CN109935249A 公开(公告)日: 2019-06-25
发明(设计)人: 金经纶;徐寧焄;张寿凤 申请(专利权)人: 三星电子株式会社
主分类号: G11C7/06 分类号: G11C7/06
代理公司: 北京铭硕知识产权代理有限公司 11286 代理人: 尹淑梅;薛义丹
地址: 韩国京畿*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供了半导体存储器装置及其多位数据感测方法。该半导体存储器装置包括:存储器单元,存储多位数据;以及位线感测放大器,以开放位线结构连接到存储器单元的位线和与存储器单元对应的互补位线。位线感测放大器包括第一锁存器和第二锁存器,第一锁存器顺序地感测存储的多位数据的第一位和第二位并且向第二锁存器发送感测的第一位,第二锁存器感测来自第一锁存器的发送的位。
搜索关键词: 锁存器 感测 多位数据 半导体存储器装置 存储器单元 位线感测放大器 存储 发送 互补位线 结构连接 开放位线 位线
【主权项】:
1.一种半导体存储器装置,所述半导体存储器装置包括:存储器单元,连接到位线并且被构造为存储多位数据;以及位线感测放大器,包括第一锁存器和第二锁存器,并且被构造为以开放位线结构电连接到位线和互补位线,其中,第一锁存器被构造为顺序地感测存储的多位数据的第一位并将感测的第一位作为第一输出电压和反相第一输出电压发送到第二锁存器,并且感测存储的多位数据的第二位并将感测的第二位作为第二输出电压和反相第二输出电压输出,并且第二锁存器被构造为感测来自第一锁存器的发送的位并且将感测的发送的位作为第三输出电压和反相第三输出电压输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811441122.9/,转载请声明来源钻瓜专利网。

同类专利
  • 具有较低偏移和增加的速度的感测放大器-201910308394.X
  • 郭新伟;D·维梅尔卡蒂 - 美光科技公司
  • 2019-04-17 - 2019-10-29 - G11C7/06
  • 本申请案是针对具有较低偏移和增加的速度的感测放大器。描述用于使用较低偏移、较高速度感测放大器感测存储器单元的方法和设备。感测放大器可包含可配置成在放大器模式或锁存器模式中操作的放大器组件。在一些实例中,可通过启动或撤销启动所述放大器组件内部的开关组件将所述放大器组件配置成在所述放大器或锁存器模式中操作。当被配置成在所述放大器模式中操作时,可在存储器单元的读取操作期间,使用所述放大器组件将数字线预充电和/或放大从所述存储器单元接收的信号。当被配置成在所述锁存器模式中操作时,可使用所述放大器组件锁存所述存储器单元的状态。在一些情况下,所述放大器组件可使用相同内部电路中的一些将所述数字线预充电,放大所述信号和/或锁存所述状态。
  • 存储器器件和操作存储器器件的方法-201610648056.7
  • 金度均;李东阳;金光贤 - 三星电子株式会社
  • 2016-08-09 - 2019-10-22 - G11C7/06
  • 提供了一种操作存储器器件的方法,包括:将具有三个状态之一的单元数据写入存储器单元;放大连接到存储器单元的位线的电压电平;当在感测时段期间位线的电压电平被放大到等于或大于第一参考电压时,确定单元数据处于第一状态;当在感测时段期间位线的电压电平被放大到等于或小于具有比第一参考电压更低的电压电平的第二参考电压时,确定单元数据处于第二状态;以及当单元数据在感测时段期间没有被确定为处于第一状态或者第二状态中的一个时,确定单元数据处于第三状态。
  • 半导体存储装置-201810832375.2
  • 中泽新悟;宫崎隆行 - 东芝存储器株式会社
  • 2018-07-26 - 2019-10-01 - G11C7/06
  • 实施方式提供一种高品质的半导体存储装置。实施方式的半导体存储装置具备存储单元及向所述存储单元输入数据或从所述存储单元读取数据的控制部,所述存储单元包含:电阻变化部,电阻因热而变化,并通过所述电阻存储数据;以及第1及第2选择器,与所述电阻变化部串联连接,且特性互不相同。
  • 用于逻辑/存储器装置的设备及方法-201780016434.2
  • R·C·墨菲 - 美光科技公司
  • 2017-03-02 - 2019-09-24 - G11C7/06
  • 本发明提供用于逻辑/存储器装置的设备及方法。实例性设备包括彼此邻近且耦合的多个存储器组件。逻辑组件耦合到所述多个存储器组件。至少一个存储器组件包括存储器装置,所述存储器装置具有存储器单元阵列及耦合到所述阵列的感测电路。所述感测电路包含读出放大器及计算组件。时序电路耦合到所述阵列及所述感测电路且经配置以控制所述感测电路的操作时序。所述逻辑组件包括耦合到所述时序电路的控制逻辑。所述控制逻辑经配置以执行指令以致使所述感测电路执行所述操作。
  • 存储系统及存储方法-201910503532.X
  • 袁庆鹏;任建军;郝清山 - 上海亿存芯半导体有限公司
  • 2019-06-12 - 2019-09-03 - G11C7/06
  • 本发明提供了一种存储系统,包括控制单元、存储阵列、行解码单元、列解码单元和读出放大单元,所述存储阵列包括至少两个存储阵列单元。本发明的所述存储系统的不同存储阵列单元在所述控制单元的写入控制下存储相互独立的数据或者互为反码的数据,所述读出放大单元在所述控制单元的第一读出使能信号的控制下,读取单条选中位线上的独立数据,有利于实现数据存储的高密度配置;或者在所述控制单元的第二读出使能信号的控制下,同时接收不同选中位线上的位线信号,以读取不同所述位线上的互为反码的数据,满足了高可靠性的需求,提高了所述存储系统的应用灵活性。本发明还提供了应用所述存储系统实现的存储方法。
  • 电路-201610223583.3
  • L·卡斯特罗;G·库拉托洛 - 英飞凌科技股份有限公司
  • 2016-04-12 - 2019-08-06 - G11C7/06
  • 本发明涉及电路。根据一个实施例,描述了一种电路,该电路包括:被配置为从第一状态切换到第二状态的电路部件,该电路部件包括节点,当电路部件从第一状态切换到第二状态时,节点的电势变化了预定电压;线路,该线路与节点耦合,其中,电路部件从第一状态到第二状态的切换从线路汲取预定电荷或者将预定电荷注入到线路中;电容器,该电容器耦合至线路;以及补偿电路,该补偿电路被配置为生成预定电压的预定倍数的电压,并且被配置为通过利用预定电压的所述倍数的电压驱动电容器来对从线路汲取的电荷或者注入到线路中的电荷进行补偿。
  • 一种用于非易失性存储器的灵敏放大电路-201822132618.X
  • 刘岩;孔令荣 - 深圳市远望谷信息技术股份有限公司
  • 2018-12-13 - 2019-07-26 - G11C7/06
  • 本实用新型涉及一种用于非易失性存储器的灵敏放大电路,包括预充电电路,锁存放大电路,自适应控制电路和输出缓冲电路;所述自适应控制电路包括第一反相器,第一异或门和第一与非门;所述第一反相器输入端连接使能信号,所述第一异或门输入端与所述锁存放大电路相连,所述第一与非门第一输入端与所述第一反相器输出端相连,第二输入端与所述第一异或门输出端相连,所述第一与非门输出端与所述锁存放大电路相连。本实用新型的有益效果是:当第一差分输入信号输入端和第二差分输入信号输入端上有干扰信号时,只有当干扰信号足以使得异或门输出高电平,所述锁存放大电路才会对数据进行锁存放大,并反馈回灵敏放大电路控制端,否则锁存放大电路不会工作,从而有效减少了噪音对数据读取的干扰。
  • 一种具有超低失调的灵敏放大器电路-201822159019.7
  • 卢文娟;陈崇貌;彭春雨;吴秀龙;蔺智挺;陈军宁 - 安徽大学
  • 2018-12-21 - 2019-07-26 - G11C7/06
  • 本实用新型公开了一种具有超低失调的灵敏放大器电路,是一种可以极大降低失调电压的灵敏放大器结构,该结构利用电容存储电压以及电压不突变的特性,实现位线电压差的放大和阈值电压差的存储补偿,达到了极大程度降低失调电压的效果;同时伴随着失调电压的极大降低,可以有效的加速静态随机存储器的数据读取速度,降低单元读取时的能量消耗,有效的提高了静态随机存储器读取电压的裕度。
  • 用于使用感测电路执行异或操作的设备及方法-201580037271.7
  • 卓依·A·曼宁 - 美光科技公司
  • 2015-06-03 - 2019-07-16 - G11C7/06
  • 本发明包含与在存储器中确定XOR值有关的设备及方法。实例性方法可包含对存储于第一存储器单元中的数据值及存储于第二存储器单元中的数据值执行NAND操作。所述方法可包含对存储于所述第一及第二存储器单元中的所述数据值执行OR操作。所述方法可包含在不经由输入/输出I/O线传送来自存储器阵列的数据的情况下对所述NAND操作的结果及所述OR操作的结果执行AND操作。
  • 具有输入失调电压自调整的灵敏放大器-201822236118.0
  • 常红;罗永波;宣志斌;肖培磊 - 中国电子科技集团公司第五十八研究所
  • 2018-12-28 - 2019-07-05 - G11C7/06
  • 本实用新型公开一种具有输入失调电压自调整的灵敏放大器,属于集成电路技术领域。该灵敏放大器包括灵敏放大电路和输入失调自调整控制电路;其中,所述灵敏放大电路带有校准支路,所述输入失调自调整控制电路连接所述校准支路;所述输入失调自调整控制电路根据所述灵敏放大电路的失调信息产生对应的调整控制信号,所述校准支路根据调整控制信号来控制自身的工作状态,实现对灵敏放大电路在放大过程中两个内部节点放电速度的平衡,进而降低灵敏放大器的失调电压。和传统的灵敏放大器相比,本实用新型提供的具有输入失调电压自调整的灵敏放大器能够实现较低的失调电压。
  • 用于存取存储器单元阵列的技术-201811548278.7
  • U·迪温琴佐;L·迪马蒂诺 - 美光科技公司
  • 2018-12-18 - 2019-07-02 - G11C7/06
  • 本申请案涉及用于存取存储器单元阵列的技术。本文中描述用于在存储器装置中的选定存储器单元的存取操作期间减轻由状态转变感应的寄生信号的技术。一些存储器装置可包含与和多个数字线及/或多个字线相关联的存储器单元耦合的板。因为所述板与多个数字线及/或第一字线耦合,所以在存取操作期间可能发生所述存储器装置的各种组件之间的意外耦合。为了减轻由所述意外耦合感应的寄生信号,所述存储器装置可在所述存取操作的某些部分期间将所述选定存储器单元与选定数字线隔离。所述存储器装置可在所述板从第一电压转变到第二电压时,在所述选定数字线从第三电压转变到第四电压时或其组合隔离所述选定存储器单元。
  • 灵敏放大器-201510531697.X
  • 李智 - 中芯国际集成电路制造(上海)有限公司
  • 2015-08-26 - 2019-07-02 - G11C7/06
  • 一种灵敏放大器,通过在所述放大读取电路输入端和输出端之间设置开关电路,控制所述放大读取电路输入端和输出端之间的导通和截断。在读取数据前,通过导通所述放大读取电路输入端和输出端,使所述放大读取电路输入电压和输出电压相等,从而使所述放大读取电路工作在电压传输增益最大的状态,即输入电压微小的变化,即可引起输出电压较大的变化。因此当所述位线上电压发生微小变化时,所述读出放大电路即可输出使所述触发器输出表示不同数据的数据信号,从而提高了所述读出放大电路感知所述位线电压变化的速度,提高了所述灵敏放大器读取存储单元内数据的速度,提高了存储器的性能。
  • 半导体存储器装置及其多位数据感测方法-201811441122.9
  • 金经纶;徐寧焄;张寿凤 - 三星电子株式会社
  • 2018-11-29 - 2019-06-25 - G11C7/06
  • 提供了半导体存储器装置及其多位数据感测方法。该半导体存储器装置包括:存储器单元,存储多位数据;以及位线感测放大器,以开放位线结构连接到存储器单元的位线和与存储器单元对应的互补位线。位线感测放大器包括第一锁存器和第二锁存器,第一锁存器顺序地感测存储的多位数据的第一位和第二位并且向第二锁存器发送感测的第一位,第二锁存器感测来自第一锁存器的发送的位。
  • 存储装置及其操作方法-201811302348.0
  • 严允柱;裴升浚;权慧贞;金荣柱 - 三星电子株式会社
  • 2018-11-02 - 2019-06-04 - G11C7/06
  • 提供了一种存储装置及其操作方法。所述存储装置可以包括第一数据线驱动器电路,所述第一数据线驱动器电路基于与第一数据线相关联的第一代码和第二代码来生成第一基准电压组,并基于所述第一基准电压组来确定通过所述第一数据线接收的第一输入数据的比特值。第二数据线驱动器电路可以类似地生成第二基准电压组。这些基准电压可以具有基于判决反馈均衡(DFE)技术的水平,以减少由符号间干扰引起的比特错误。
  • 包括共模提取器的存储器器件-201811358046.5
  • 田周鄠;郑汉基;崔训对 - 三星电子株式会社
  • 2018-11-15 - 2019-05-24 - G11C7/06
  • 存储器器件可以被配置为从存储器器件外部接收差分数据选通信号和外部数据信号,存储器器件可以包括控制电路,该控制电路被配置为提取差分数据选通信号的共模以生成共模信号,基于外部数据信号和共模信号生成内部数据信号,并基于差分数据选通信号生成内部数据选通信号,内部数据选通信号与锁存内部数据信号相关联。
  • 灵敏放大器和半导体存储器-201821833083.2
  • 朱家国;杨英琦 - 长鑫存储技术有限公司
  • 2018-11-06 - 2019-04-26 - G11C7/06
  • 本实用新型实施例提供一种灵敏放大器和半导体存储器,其中,灵敏放大器包括:锁存器,具有第一输入输出端和第二输入输出端;第一驱动晶体管,第一驱动晶体管的栅极用于连接半导体存储器的放大使能信号线,第一驱动晶体管的通道第一端连接第二输入输出端,以及第一驱动晶体管的通道第二端用于连接半导体存储器的位线;第二驱动晶体管,第二驱动晶体管的栅极用于连接放大使能信号线,第二驱动晶体管的通道第一端连接第一输入输出端,以及第二驱动晶体管的通道第二端用于连接半导体存储器的参考位线;其中,第一驱动晶体管的驱动能力小于第二驱动晶体管的驱动能力。本实用新型实施例的灵敏放大器,可以节省电路面积,降低功耗,提高放大速度。
  • 一种伪器件辅助灵敏放大器电路-201710063682.4
  • 张一平;王子欧;张立军;李有忠;季爱明;朱灿焰 - 苏州大学
  • 2017-02-03 - 2019-04-12 - G11C7/06
  • 本发明公开了一种伪器件辅助灵敏放大器电路,其包括第一反相器、第二反相器、第三反相器、第一PMOS晶体管、第二PMOS晶体管和第一NMOS晶体管,所述第一反相器的输出端连接到第二反相器的输入端,所述第二反相器的输出端连接到第一反相器的输入端,还包括伪器件第二NMOS晶体管和第三NMOS晶体管,所述第二NMOS晶体管的源极和漏极均连接到第一反相器的输出端,所述第三NMOS晶体管的源极和漏极均连接到第二反相器的输出端,所述第二NMOS晶体管和第三NMOS晶体管的栅极均连接到第三反相器的输入端。本发明有效地改进传统灵敏放大器由于电容耦合减少初始压差的影响,提升灵敏放大器的良率和速度,同时不影响原电路版图的面积。
  • 放大电路和包括该放大电路的半导体存储器件-201410855347.4
  • 金成镐 - 爱思开海力士有限公司
  • 2014-12-31 - 2019-04-02 - G11C7/06
  • 本发明涉及一种放大电路,其包括:第一感测放大单元,其适于感测并放大在输入/输出线路上的数据;第二感测放大单元,其适于感测并放大在所述输入/输出线路上的所述数据或所述第一感测放大单元的输出信号;以及控制单元,其适于在激活操作的初始操作周期期间激活所述第一感测放大单元并且在所述初始操作周期之后去活所述第一感测放大单元,其中所述第二感测放大单元在所述初始操作周期期间基于所述第一感测放大单元的所述输出信号执行感测和放大操作,以及在所述初始操作周期之后基于在所述输入/输出线路上的所述数据执行感测和放大操作。
  • 使用感测电路执行逻辑操作的方法和设备-201580030035.2
  • 格伦·E·胡申 - 美光科技公司
  • 2015-06-01 - 2019-03-29 - G11C7/06
  • 本发明包含与使用感测电路执行逻辑操作有关的设备及方法。实例性设备包括存储器单元阵列及经由感测线耦合到所述存储器单元阵列的感测电路。所述感测电路经配置以将所述感测线上对应于第一逻辑数据值的电压感测为与逻辑函数的第二操作数相关联的电压,所述第一逻辑数据值部分地由读取所述存储器单元阵列的与所述逻辑函数的第一操作数相关联的第一存储器单元产生。
  • 灵敏放大器电路及存储器-201821331235.9
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-08-17 - 2019-03-12 - G11C7/06
  • 本公开涉及一种灵敏放大器电路及存储器,本公开实施例提供的灵敏放大器电路包括灵敏放大器,其一端连接第一数据线,其另一端连接第二数据线;第一半导体开关元件,其第一端连接第一位线,第二端连接所述第一数据线,控制端接收第一控制信号;第一半导体开关元件根据第一控制信号以及第一位线传输的信号改变开启程度;第二半导体开关元件,其第一端连接第二位线,第二端连接第二数据线,控制端接收第二控制信号;第二半导体开关元件根据第二控制信号以及所述第二数据线传输的信号改变开启程度。本公开实施例提供的灵敏放大器电路可以减少位线耦合噪声,提高整体感测效能。
  • 用于使用感测电路执行逻辑操作的设备和方法-201580030037.1
  • 格伦·E·胡申 - 美光科技公司
  • 2015-06-04 - 2019-03-12 - G11C7/06
  • 本发明包含与使用感测电路执行逻辑操作有关的设备及方法。实例性设备包括:存储器单元阵列;感测电路,其经由感测线耦合到所述存储器单元阵列;及控制器,其耦合到所述存储器单元阵列及所述感测电路。所述感测电路包含感测放大器且不包含累加器。所述控制器经配置以在不将数据传送出所述存储器阵列及感测电路的情况下使用所述存储器单元阵列作为累加器来执行逻辑操作。
  • 读出放大器及其感测方法以及非易失性存储器装置-201410768465.1
  • 阿图尔·安东尼扬 - 三星电子株式会社
  • 2014-12-12 - 2019-02-26 - G11C7/06
  • 本发明提供了一种读出放大器、包括该读出放大器的非易失性存储器装置以及该读出放大器的感测方法。该读出放大器包括:第一比较器,其通过将从第一参考单元接收的第一参考信号与从选择的存储单元接收的感测目标信号进行比较来产生第一比较信号,并且通过将感测目标信号与从第二参考单元接收的第二参考信号进行比较来产生第二比较信号,第二参考单元与第一参考单元在不同状态下被写入;以及第二比较器,其通过将第一比较信号与第二比较信号进行比较来感测存储在选择的存储单元中的数据。
  • 用于校准半导体存储器中的感测放大器的设备和方法-201810835981.X
  • S·F·席佩斯 - 美光科技公司
  • 2018-07-26 - 2019-02-05 - G11C7/06
  • 公开用于校准半导体存储器中的感测放大器的设备和方法。一种实例设备包含放大器电路和校准电路。所述放大器电路被配置成耦合到供电电压和参考电压,和当被激活时,所述放大器电路被配置成在输出端处提供与提供到输入端的输入信号互补的输出信号。当通过校准信号激活时,所述校准电路被配置成将校准电压提供到所述放大器电路的所述输出端,其中所述校准电压是提供到所述放大器电路的所述供电电压与所述参考电压之间的平衡电压。
  • 感测电路-201810936409.2
  • 赖怡璋 - 歌尔股份有限公司
  • 2018-08-16 - 2019-01-22 - G11C7/06
  • 本发明实施例提供一种感测电路,该电路包括:第一分压电路,通过感测输出端与感测放大器的感测输入端电连接,用于输出待感测电压;第二分压电路,通过参考输出端与所述感测放大器的参考输入端电连接,用于输出参考电压;感测放大器,根据接收到的所述带感测电压和所述参考电压的比较结果,确定感测结果;其中,所述第一分压电路、所述第二分压电路和所述感测放大器与同一电源连接。通过上述方案,能够有效避免因为制程漂移和温度效应的影响,能够使得感测结果更加准确;在感测输入端第一分压电路中采用串联接入电阻的方式,即使存储单元的阻值发生变化,该串联电路的电流也不会变化很大,能够有效降低功耗损失。
  • 一种改善灵敏放大器频率限制的控制电路-201610589968.1
  • 熊保玉 - 西安紫光国芯半导体有限公司
  • 2016-07-25 - 2019-01-15 - G11C7/06
  • 本发明涉及一种改善灵敏放大器频率限制的控制电路,包括反相器U0、反相器U1、反相器U2、反相器U3、两输入与门U4和延时单元U5等,反相器U0的输出端分别与反相器U1和两输入与非门U7连接,反相器U1的输出端输出灵敏放大器使能SAE信号,同时与反相器U2的输入端连接,反相器U2与两输入与非门U6的一个输入端连接;延时单元U5的输出端与两输入与门U4连接,两输入与门U4的输出端分别与两输入与非门U6以及反相器U3连接,反相器U3与两输入与非门U7连接。解决了现有的灵敏放大器控制电路对应的系统时钟周期范围太小的技术问题,本发明所提供的控制电路,对系统时钟的最小周期进行了改善,扩宽了系统时钟的周期范围。
  • 灵敏放大器及应用其的存储装置-201821107105.7
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-07-11 - 2019-01-15 - G11C7/06
  • 本实用新型提供一种灵敏放大器及应用其的存储装置,该灵敏放大器包括:连接于第一字线和位线的第一存储单元;连接于伪字线和预充信号线的第一降压单元,它通过位线连接于第一存储单元,用于在电荷分享阶段与第一存储单元以及位线上的寄生电容进行电荷分享,以使位线上的电压从预充电压下降至第一电压;连接于第二字线和反位线的第二存储单元;连接于伪字线和预充信号线的第二降压单元,它通过反位线连接于第二存储单元,用于在电荷分享阶段,与反位线上的寄生电容进行电荷分享,以使反位线上的电压从预充电压下降至第二电压,其中,在电荷分享阶段,预充信号线和第二字线关闭,第一字线和伪字线开启,本实用新型可以提高电路灵敏度。
  • 灵敏放大器电路、存储器及信号放大方法-201810940783.X
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-08-17 - 2019-01-08 - G11C7/06
  • 本公开涉及一种灵敏放大器电路、存储器及信号放大方法,本公开实施例提供的灵敏放大器电路包括灵敏放大器,其一端连接第一数据线,其另一端连接第二数据线;第一半导体开关元件,其第一端连接第一位线,第二端连接所述第一数据线,控制端接收第一控制信号;第一半导体开关元件根据第一控制信号以及第一位线传输的信号改变开启程度;第二半导体开关元件,其第一端连接第二位线,第二端连接第二数据线,控制端接收第二控制信号;第二半导体开关元件根据第二控制信号以及所述第二数据线传输的信号改变开启程度。本公开实施例提供的灵敏放大器电路可以减少位线耦合噪声,提高整体感测效能。
  • 灵敏放大器及应用其的存储装置-201821107153.6
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-07-11 - 2019-01-08 - G11C7/06
  • 本实用新型提供一种灵敏放大器及应用其的存储装置,灵敏放大器包括N条伪字线和N个降压单元组,每个降压单元组均包括连接于位线的第一降压单元以及连接于反位线的第二降压单元,同一降压单元组中的第一降压单元和第二降压单元连接于同一条伪字线;在降压阶段,m条伪字线开启,连接于m条伪字线的m个降压单元组中的第一降压单元与位线上的寄生电容进行电荷分享,以使位线上的电压从预充电压下降至降压电压;连接于m条伪字线的m个降压单元组中的第二降压单元与反位线上的寄生电容进行电荷分享,以使反位线上的电压从预充电压下降至降压电压;预充电压和降压电压之间的差值与N条伪字线的开启数量成正比,该技术方案可以提高灵敏度。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top