[发明专利]D触发器及鉴频鉴相器电路有效
| 申请号： | 201811385705.4 | 申请日： | 2018-11-20 |
| 公开（公告）号： | CN109639268B | 公开（公告）日： | 2023-05-05 |
| 发明（设计）人： | 阳怡伟;陈春平 | 申请（专利权）人： | 珠海市杰理科技股份有限公司 |
| 主分类号： | H03L7/091 | 分类号： | H03L7/091;H03L7/08 |
| 代理公司： | 华进联合专利商标代理有限公司 44224 | 代理人： | 黄隶凡 |
| 地址： | 519000 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种D触发器及鉴频鉴相器电路。其中，D触发器通过输入电路、预充电路和输出电路构成真单一时钟逻辑结构动态D触发器，实现D触发器的基本功能。同时，通过第一锁存电路，稳定D触发器在工作频率较低时预充电路输出端的电位，以拓展D触发器的工作频率范围。同时，鉴频鉴相器通过采用宽工作频率范围的第一D触发器和第二D触发器，拓展鉴频鉴相器的工作频率范围。同时，在引入控制信号后，通过第一控制模块和第二控制模块，使参考时钟信号和反馈时钟信号的相位差在π至2π时，复位反馈电路不会产生输出至第一D触发器和第二D触发器的复位信号，以消除鉴相盲区。基于此，提供一种宽工作频率、无鉴相盲区且锁定速度快的鉴频鉴相器。 | ||
| 搜索关键词： | 触发器 鉴频鉴相器 电路 | ||
【主权项】：
1.一种D触发器，其特征在于，包括输入电路、预充电路、输出电路和第一锁存电路；所述输入电路的输入端用于接入逻辑输入信号，所述输入电路的时钟信号端用于接入时钟信号，所述输入电路的输出端连接所述预充电路的输入端；所述预充电路的时钟信号端用于接入所述时钟信号，所述预充电路的复位端用于接入复位信号，所述预充电路的输出端连接所述输出电路的输入端；所述输出电路的时钟信号端用于接入所述时钟信号，所述输出电路的输出端用于输出逻辑输出信号；所述第一锁存电路的时钟信号端用于接入所述时钟信号，所述第一锁存电路的复位端用于接入所述复位信号，所述第一锁存电路的锁存控制端连接所述预充电路的输出端；所述输入电路的供电端、所述预存电路的供电端、所述输出电路的供电端和所述第一锁存电路的供电端均用于接入工作电压；所述输入电路的公共端、所述预存电路的公共端、所述输出电路的公共端和所述第一锁存电路的公共端均用于连接公共电位端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海市杰理科技股份有限公司，未经珠海市杰理科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811385705.4/，转载请声明来源钻瓜专利网。
