[发明专利]竖直存储器装置和制造竖直存储器装置的方法在审

专利信息
申请号: 201811183812.9 申请日: 2018-10-11
公开(公告)号: CN109659306A 公开(公告)日: 2019-04-19
发明(设计)人: 朴安洙;金成勋;郭判硕 申请(专利权)人: 三星电子株式会社
主分类号: H01L27/11521 分类号: H01L27/11521;H01L27/11526;H01L27/11556;H01L27/11568;H01L27/11573;H01L27/11582
代理公司: 北京天昊联合知识产权代理有限公司 11112 代理人: 赵南;张帆
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开提供了竖直存储器装置和制造竖直存储器装置的方法,所述装置包括:单元阵列,其包括在第二方向上彼此间隔开的多个单元区,每个单元区包括规则排列的多个竖直沟道;在第二方向上延伸的位线,所述位线在与第二方向交叉的第一方向上彼此间隔开;以及位线接触部分,它们分别将竖直沟道与位线电连接,其中,每个单元区包括被构造为在第二方向上电隔离单元区的子隔离区,子隔离区在第一方向上延伸,在每个单元区中,竖直沟道根据在第二方向上与子隔离区相距的距离分为多类,并且位线接触部分被构造为将每条位线电连接至具有不同类型的至少两个竖直沟道。
搜索关键词: 竖直 存储器装置 单元区 沟道 位线 隔离区 位线接触 电连接 单元阵列 方向交叉 隔离单元 规则排列 延伸 上电 制造 相距
【主权项】:
1.一种竖直存储器装置,包括:单元阵列,其包括在第二方向上彼此间隔开的多个单元区,所述多个单元区中的每个单元区包括规则排列的多个竖直沟道;多条位线,其在所述第二方向上延伸,所述位线在与所述第二方向交叉的第一方向上彼此间隔开;以及多个位线接触部分,其分别将所述多个竖直沟道与所述多条位线电连接,其中,所述多个单元区中的每个单元区包括被构造为在所述第二方向上电隔离该单元区的子隔离区,所述子隔离区在所述第一方向上延伸,其中,在所述单元区中的每一个中,所述多个竖直沟道根据在所述第二方向上与所述子隔离区相距的距离分为多个类型,并且其中,所述多个位线接触部分被构造为将所述多条位线中的每条位线电连接至具有不同类型的至少两个竖直沟道。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811183812.9/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体存储装置-201610643505.9
  • 阿久津良宏 - 东芝存储器株式会社
  • 2016-08-08 - 2019-11-12 - H01L27/11521
  • 实施方式的半导体存储装置具备衬底、积层体、多个柱状部、配线部、及第一配线。所述多个柱状部在设定沿与第一方向及第二方向交叉的第三方向延伸的假想性的第一直线时被分为:第一组,包含中心轴沿所述第三方向而交替配置在所述第一直线的两侧的n个(n为3以上且32以下的整数)的柱状部;及第二组,包含形成使所述第一组相对于所述第一直线反转的位置关系的n个柱状部;且所述第一组及所述第二组交替排列。
  • 一种闪存单元器件及闪存-201710297289.1
  • 郝宁;罗家俊;韩郑生;刘海南 - 中国科学院微电子研究所
  • 2017-04-28 - 2019-10-29 - H01L27/11521
  • 本发明公开了一种闪存单元器件及闪存,应用于半导体领域,该闪存单元器件包括:半导体衬底;位于半导体衬底中的沟道区、源区和漏区,源区和漏区分别与沟道区连接,漏区包括多个相互隔离的子漏区;位于沟道区上方的浮栅层和位于浮栅层上方的控制栅层,浮栅层与沟道区之间、浮栅层与控制栅层之间、以及覆盖控制栅层的均为氧化物隔离区域,浮栅层包括多个相互隔离的浮栅块,浮栅块的个数与子漏区的个数相同。通过本发明,只要浮栅层中的浮栅块没有全部损坏,就可以读取到闪存单元器件中保存的数据,因此,增加了闪存单元器件中存储数据的可靠性。
  • 部分地布置到沟槽中的栅极层-201910268744.4
  • X·Z·博;J·H·迈克伯科;D·T·格雷德 - 德克萨斯仪器股份有限公司
  • 2019-04-04 - 2019-10-18 - H01L27/11521
  • 本申请公开了一种部分地布置到沟槽中的栅极层。根据一些示例,一种系统包括具有外表面(100)的衬底层(65)。该系统包括多个沟槽(90、92、94、96),该多个沟槽从外表面延伸进入衬底层。该系统然后包括多个有源区(102、104、106),其中每个有源区定位在多个沟槽中的不同的连续沟槽对之间。该系统还包括布置在多个沟槽中的每个沟槽中以及多个有源区中的每个有源区上的介电层(88)。该系统然后包括浮动栅极层(20),其布置在介电层上并且至少部分地延伸进入多个沟槽中的每个沟槽中。
  • 一种半导体器件结构及其制作方法-201910595393.8
  • 陈宏 - 上海华虹宏力半导体制造有限公司
  • 2019-07-03 - 2019-10-08 - H01L27/11521
  • 本发明提供一种半导体器件结构及其制作方法,在半导体衬底上形成层间介质层之前,先在所述半导体衬底的有源区上形成存储单元,由于本身存储单元具有一定的高度,在进行化学机械研磨在以形成层间介质层时,能够起到支撑作用,故在用于EGA识别的对位标记处的层间介质层高度能够得以增加,另外,本发明中,通过刻蚀层间介质层形成沟槽,由于沟槽宽度大于现有技术中用于形成导电插塞的通孔的宽度,故在沟槽中填充导电金属材料时,形成的所述第一金属层具有一凹坑,所述层间介质层厚高度的增加使得该凹坑的深度增加,如此,当以所述凹坑作为对准标记形成在所述第一金属层和所述层间介质层上形成第二金属层时,对准精度得以提高。
  • 一种闪存存储单元及制作方法-201410838161.8
  • 刘钊;熊涛;许毅胜;舒清明 - 上海格易电子有限公司;北京兆易创新科技股份有限公司
  • 2014-12-24 - 2019-09-20 - H01L27/11521
  • 本发明公开了一种闪存存储单元及制作方法,其中方法包括:于衬底中通过制备第一浅沟槽隔离以隔离出有源区,有源区上依次制备有遂穿氧化层和浮栅结构;对第一浅沟槽隔离进行刻蚀,以暴露出浮栅结构;于第一浅沟槽隔离的表面以及浮栅结构的侧壁上制备第二浅沟槽隔离,第二浅沟槽隔离的表面与浮栅结构的表面位于同一平面;对第二浅沟槽隔离进行刻蚀;于第二浅沟槽隔离的表面以及浮栅结构的表面上制备氧化硅阻挡层;于氧化硅阻挡层上制备控制栅。本发明的有益效果是采用浅沟槽隔离二次填充的方法,在衬底部分通过高纵深比制程工艺在浅沟槽中填充第一浅沟槽隔离,而浮栅周围部分通过高密度等离子体工艺填充第二浅沟槽隔离,提高了浮栅器件的可靠性。
  • 用于三维电路器件的导电沟道的氧化铝着陆层-201580030287.5
  • 朱宏斌;G·哈勒;F·希姆谢克-埃格 - 英特尔公司
  • 2015-06-26 - 2019-09-17 - H01L27/11521
  • 存储器单元的多层级叠置体具有作为惰性HiK层的氧化铝(AlOx)层以提供蚀刻停止选择性。叠置体的每个层级包括存储器单元器件。电路包括邻近存储器单元的多层级叠置体的源极栅极选择多晶(SGS多晶)层,其中,SGS多晶层为多层级叠置体的存储器单元提供栅极选择信号。电路还包括为叠置体的层级的沟道提供源极导体的导电源极层。AlOx层被设置在源极层与SGS多晶层之间,并提供干法蚀刻选择性和湿法蚀刻选择性两者,以用于创建使存储器单元电耦合到源极层的沟道。
  • 一种基于TFT的具有大存储窗口的透明闪存及其制造方法-201910340470.5
  • 张宁;叶志 - 浙江大学
  • 2019-04-25 - 2019-09-06 - H01L27/11521
  • 本发明涉及一种基于TFT的具有大存储窗口的透明闪存及其制造方法,该闪存是一种基于金属氧化物TFT的浮栅结构闪存器件,该闪存器件包括电极、有源层、第一栅氧层、浮栅层、保护层、第二栅氧层。其中,有源层、第一栅氧层、浮栅层、保护层、第二栅氧层均由透明金属氧化物薄膜制得,浮栅层采用ZnO薄膜制备得到。本发明的基于TFT的具有大存储窗口的透明闪存成本较低,存储窗口较大,相比传统多晶硅材料闪存具有更优秀的存储性能。
  • 半导体存储装置-201610638131.1
  • 南光一 - 东芝存储器株式会社
  • 2016-08-05 - 2019-09-06 - H01L27/11521
  • 本发明的实施方式的半导体存储装置具备衬底、积层体、多个柱状部、及配线部。所述积层体设置在所述衬底上。所述积层体具有相互分离地积层的多个电极层。所述多个柱状部设置在所述积层体内。所述多个柱状部沿着所述积层体的积层方向而延伸。所述配线部设置在所述积层体内。所述配线部沿着第1方向而延伸。相邻的所述柱状部并不沿着所述第1方向而配置。
  • 半导体器件及其制造方法-201910447934.2
  • 薛广杰;曹开玮;李赟 - 武汉新芯集成电路制造有限公司
  • 2019-05-27 - 2019-08-30 - H01L27/11521
  • 本发明提供了一种半导体器件及其制造方法,所述半导体器件的制造方法包括:提供一具有外围区和存储区的衬底,且所述外围区和存储区上均形成有至少一个栅极结构;形成侧墙于所述栅极结构的侧壁上;至少去除所述存储区上的所述栅极结构的侧壁上的部分厚度的所述侧墙,以使得相邻的所述栅极结构之间的所述侧墙之间的间距增大;以及,形成层间介质层于所述衬底上,所述层间介质层覆盖所述栅极结构和所述侧墙。本发明的技术方案使得相邻的栅极结构之间的侧墙之间的深宽比降低,进而使得相邻的栅极结构之间的侧墙之间的层间介质层中的空洞的数量减少和尺寸减小,从而使得产品良率得到提高。
  • 用于制造具有存储器单元的集成电路的方法-201710543004.8
  • L·罗;康愉劲;汪大祥;F·张;岑栢湛;李平辉;Z·张;陈元文;谢素云;P·K·梁 - 新加坡商格罗方德半导体私人有限公司
  • 2017-07-05 - 2019-08-30 - H01L27/11521
  • 本发明涉及用于制造具有存储器单元的集成电路的方法,其提供数种制造集成电路的方法。一种示范方法包括:图案化源极线光阻掩模以覆于衬底的源极线区上,同时暴露出漏极线区。该源极线区在第一及第二存储器单元之间,以及该漏极线区在该第二及第三存储器单元之间。源极线形成于该源极线区中。在形成覆于漏极线区上的漏极线电介质时,同时形成覆于该源极线上的源极线电介质。图案化漏极线光阻掩模以覆在活性区段中的该源极线上,同时暴露出在搭接区段中的该源极线,以及同时暴露出该漏极线区。移除在该漏极线区上面的该漏极线电介质,同时减少该源极线电介质在该搭接区段中的厚度。
  • 存储器单元器件及其制造方法-201610876563.6
  • 许昭昭;钱文生;石晶;刘冬华;段文婷;胡君 - 上海华虹宏力半导体制造有限公司
  • 2016-09-30 - 2019-08-13 - H01L27/11521
  • 本发明公开了一种存储器单元器件,包括:栅极ONO层,栅电极材料层和侧墙,源区和漏区分别和对应的侧墙自对准,栅电极材料层和两侧的源漏区完全没有交叠;沟道区包括被栅电极材料层覆盖的栅控沟道区和栅控沟道区两侧的导通沟道区;导通沟道区和对应的源区或漏区相交叠并用于实现栅控沟道区的沟道和源漏区之间的连接;通过调节源区和漏区之间的间距和栅电极材料层的宽度的比值以及导通沟道区的导通电阻来增加存储器单元器件的抗漏极干扰能力。本发明还公开了一种存储器单元器件的制造方法。本发明能极大地改善漏极干扰,并且能保证存储器件的编程、擦除、读的操作的特性基本不变,能不改变单元器件的面积。
  • 一种闪存器件及其制造方法-201910435801.3
  • 胡华;薛广杰;李赟 - 武汉新芯集成电路制造有限公司
  • 2019-05-23 - 2019-08-06 - H01L27/11521
  • 本发明提供一种闪存器件及其制造方法,先形成浮栅,浮栅之间以及浮栅之间的衬底中的隔离沟槽中都填充有隔离材料,而后,去除浮栅之间的隔离材料,以形成待填充区,该待填充区的底部呈凹陷形貌,之后,对该待填充区进行包裹浮栅的控制栅。由于待填充区的底部呈凹陷形貌,填充控制栅之后,使得控制栅的底部形貌呈凸出状,这样,改善控制栅与有源区的电场分布,尤其可以避免可靠性电性测试时,控制栅与有源区的击穿,提高器件性能。
  • 非易失性存储器及其制造方法-201510060039.7
  • 郑育明 - 物联记忆体科技股份有限公司;郑育明
  • 2015-02-05 - 2019-08-06 - H01L27/11521
  • 本发明提供一种非易失性存储器,具有存储单元。存储单元具有堆叠结构、浮置栅极、隧穿介电层、抹除栅介电层、辅助栅介电层、源极区、漏极区、控制栅极以及栅间介电层。堆叠结构具有依序设置的栅介电层、辅助栅极、绝缘层以及抹除栅极。浮置栅极设置于堆叠结构的第一侧的侧壁。隧穿介电层设置于浮置栅极下。抹除栅介电层设置于抹除栅极与浮置栅极之间。辅助栅介电层设置于辅助栅极与浮置栅极之间。源极区与漏极区分别设置于堆叠结构与浮置栅极两侧。控制栅极设置于源极区与浮置栅极上。栅间介电层设置于控制栅极与浮置栅极之间。
  • 层间介质层的刻蚀方法-201910399028.X
  • 戴鸿冉 - 上海华虹宏力半导体制造有限公司
  • 2019-05-14 - 2019-07-30 - H01L27/11521
  • 本发明公开了一种层间介质层的刻蚀方法,包括:在半导体衬底上依次形成有浮栅介质层、浮栅多晶硅层和层间介质层;在层间介质层上形成图案化的光刻胶层,以光刻胶层为掩模,对层间介质层进行第一次刻蚀,在层间介质层内形成具有第一深度的第一沟槽,所述第一沟槽沿其深度方向的截面从远离浮栅多晶硅层处到所述浮栅多晶硅层处收缩;以图案化的光刻胶层为掩模,对层间介质层进行第二次刻蚀,使第一沟槽形成具有第二深度的第二沟槽,第二沟槽沿其深度方向的截面从远离浮栅多晶硅层处到靠近浮栅多晶硅层处收缩;此时,第二沟槽内部沉积有聚合物,第二沟槽底部残留有部分层间介质层;去除聚合物。本发明能够在层间介质层中形成具有预定形貌的沟槽。
  • 存储器结构的形成方法-201510215855.0
  • 张金霜;杨芸;李绍彬;洪中山 - 中芯国际集成电路制造(上海)有限公司
  • 2015-04-29 - 2019-07-30 - H01L27/11521
  • 一种存储器结构的形成方法,包括:提供包括器件区和外围区的衬底;在衬底表面形成自器件区延伸至外围区表面的若干栅极结构,栅极结构横跨于若干有源区表面,栅极结构两侧分别具有源区沟槽和漏区沟槽;在衬底表面形成第一介质层;在器件区的源区沟槽内形成源区互连线;在源区互连线、第一介质层和栅极结构表面形成第二介质层;在第二介质层内形成若干第一通孔;在第一通孔的侧壁表面形成第三阻挡层;去除外围区的第一通孔底部的第一阻挡层和第一介质层,形成控制栅通孔和漏区通孔;在漏区通孔内形成漏区插塞,在控制栅通孔内形成控制栅插塞。所形成的存储器结构形貌良好、性能稳定、可靠性提高。
  • 半导体结构的形成方法-201510875812.5
  • 周儒领;张庆勇 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2015-12-02 - 2019-07-30 - H01L27/11521
  • 本发明提供一种半导体结构的形成方法,包括:在栅极层上形成第一硬掩膜层之后,去除第二区域的第一硬掩膜层,保留第一区域的第一硬掩膜层,并在第一硬掩膜层和第二区域的栅极层上形成第二硬掩膜层,所述第二硬掩膜层的厚度小于第一硬掩膜层。因此,当第二硬掩膜层不经过刻蚀减薄而直接作为第三栅极下方的绝缘介质层保留下来时,其厚度不至于过大而影响存储器的性能。此外,在对第一硬掩膜层、第二硬掩膜层和栅极层进行刻蚀之前,在第二硬掩膜层上涂布抗反射涂层。抗反射涂层可以在刻蚀过程中保护第二区域的第二硬掩膜层,保证第二硬掩膜层的均匀性。从而增加第三栅极下方的绝缘介质层的均匀性,进而改善存储器件的性能。
  • 形成竖向延伸的存储器单元串的阵列的方法-201811589039.6
  • C·豪德;R·M·迈耶;C·E·卡特 - 美光科技公司
  • 2018-12-25 - 2019-07-19 - H01L27/11521
  • 本申请案涉及一种形成竖向延伸的存储器单元串的阵列的方法。所述方法包括直接在金属材料上面形成电耦合到所述金属材料的导电掺杂半导体材料。直接在所述导电掺杂半导体材料上面形成包括垂直交替绝缘层体及字线层体的堆叠。穿过所述堆叠形成到达所述导电掺杂半导体材料的水平伸长的沟槽。通过所述沟槽将所述导电掺杂半导体材料氧化以从其形成直接在金属材料上面的氧化物。提供竖向地沿着所述交替层体延伸的晶体管沟道材料。提供所述字线层体以包括具有对应于个别存储器单元的控制栅极区域的端子端部的控制栅极材料。电荷存储材料介于所述晶体管沟道材料与所述控制栅极区域之间。绝缘电荷通过材料介于所述晶体管沟道材料与所述电荷存储材料之间。电荷阻挡区域介于所述电荷存储材料与所述控制栅极区域中的个别者之间。
  • P沟道快闪存储器的制作方法-201510033108.5
  • 叶晓;金凤吉 - 中芯国际集成电路制造(上海)有限公司
  • 2015-01-22 - 2019-07-16 - H01L27/11521
  • 本申请提供了一种P沟道快闪存储器的制作方法。该制作方法包括:步骤S1,在N型半导体衬底上设置相互隔离的存储结构和选择栅结构,存储结构包括依次远离N型半导体衬底叠置的第一介质层、浮栅、第二介质层、控制栅;步骤S2,对N型半导体衬底进行离子注入,形成漏极延伸区,漏极延伸区位于选择栅结构的第一侧的N型半导体衬底中;步骤S3,在存储结构和选择栅结构的侧面形成侧墙;以及步骤S4,对N型半导体衬底进行离子注入,在漏极延伸区形成漏极、在存储结构的第二侧的上述N型半导体衬底中形成源极,在存储结构的第一侧与选择栅结构第二侧之间的N型半导体衬底中形成P区。该方法使得P沟道快闪存储器工作阈值的减小变得缓慢,具有良好的耐久性。
  • 存储器件及其形成方法-201811382015.3
  • 古尔巴格·辛格;李晨豪;李智铭;林其谚;刘承祖 - 台湾积体电路制造股份有限公司
  • 2018-11-20 - 2019-07-12 - H01L27/11521
  • 本发明的实施例涉及一种包括衬底以及形成在衬底中的源极和漏极区的存储器件及其形成方法。存储器件包括形成在衬底上并且在源极和漏极区之间的栅极电介质。存储器件还包括形成在栅极电介质上的栅极结构,并且栅极结构具有平坦的顶面。该存储器件还包括具有第一、第二和第三间隔件的多间隔件结构。在栅极结构的侧壁与源极和漏极区中的一个的顶面上形成第一间隔件。在第一间隔件的侧壁上形成第二间隔件,第二间隔件的介电常数大于第一间隔件的介电常数。在第二间隔的侧壁和第一间隔件的水平表面上形成第三间隔件。
  • 非挥发性存储器及其制造方法-201510106006.1
  • 宋达;许正源;赵坚铭;陈辉煌 - 力晶科技股份有限公司
  • 2015-03-11 - 2019-07-09 - H01L27/11521
  • 本发明公开一种非挥发性存储器及其制造方法,该存储器包括基底、第一导体层、第二导体层、图案化硬掩模层、第三导体层、第一掺杂区及第二掺杂区。第一导体层与第二导体层彼此分离设置于基底上。图案化硬掩模层设置于第一导体层上,且暴露出第一导体层的尖端。第三导体层设置于第一导体层远离第二导体层的一侧的基底上。第三导体层位于部分第一导体层上并覆盖尖端,且第三导体层与第一导体层相互隔离。第一掺杂区设置于第三导体层下方的基底中。第二掺杂区设置于第二导体层远离第一导体层的一侧的基底中。
  • 非易失性存储器件-201410613050.7
  • 金南润;朴圣根 - 爱思开海力士有限公司
  • 2014-11-04 - 2019-07-05 - H01L27/11521
  • 一种非易失性存储器件包括:第一有源区和第二有源区,其彼此分开;浮栅,其与第一有源区交叉,并且被设置成使得其一个端部与第二有源区重叠;选择栅,其与第一有源区交叉,以及被设置成与浮栅并排并且与浮栅耦接;电介质层,其被设置在浮栅和选择栅之间,其中电介质层、浮栅和选择栅的叠层形成水平结构的第一电容器;阱区,其被设置在第二有源区中并且与浮栅耦接,其中,阱区和浮栅的叠层形成垂直结构的第二电容器;以及接触部,其与阱区和选择栅共同耦接。
  • 一种存储器的制造方法-201410321309.0
  • 张金霜;杨芸;李绍彬 - 中芯国际集成电路制造(上海)有限公司
  • 2014-07-07 - 2019-07-05 - H01L27/11521
  • 本发明公开了一种存储器的制造方法。该方法可减少湿法刻蚀量以避免外围器件结构受到影响,同时简化制造工艺,降低成本。该方法包括:在衬底上形成单元区多层结构和外围器件区多层结构;对所述外围器件区多层结构进行处理以形成多晶硅栅和多晶硅栅侧墙;蚀刻所述单元区的多层结构以形成控制栅;在所述单元区和所述外围器件区上沉积侧墙层;去除所述外围器件区中的多晶硅栅和源/漏区上的侧墙层;在外围器件区中的多晶硅栅和源/漏区上形成金属硅化物。
  • 存储器及其形成方法-201510271915.0
  • 代洪刚;李俊 - 中芯国际集成电路制造(上海)有限公司
  • 2015-05-25 - 2019-07-02 - H01L27/11521
  • 本发明提供一种存储器及其形成方法,存储器的形成方法包括提供衬底;形成侧墙材料层;形成控制栅材料层;刻蚀控制栅材料层以形成控制栅;刻蚀部分位于衬底上的侧墙材料层,形成侧墙层;侧墙层位于衬底的部分的边缘具有缺口;形成填充缺口的绝缘填充层。存储器包括衬底;浮栅;位于浮栅上以及浮栅周围的部分衬底上的控制栅;位于浮栅和控制栅之间,以及衬底与控制栅之间的侧墙层;侧墙层位于衬底的部分的边缘具有缺口;填充侧墙层缺口的绝缘填充层。本发明的有益效果在于,在侧墙层的缺口处形成绝缘填充层,绝缘填充层能够填充缺口,进而可以较小发生电荷泄漏的几率,进而可以提升存储器的生产量率。
  • 快闪存储器及其形成方法-201510007183.4
  • 万宇;张冬平;杨震;刘丽媛;黄胤泽 - 中芯国际集成电路制造(上海)有限公司
  • 2015-01-07 - 2019-07-02 - H01L27/11521
  • 一种快闪存储器及其形成方法,其中快闪存储器的形成方法包括:提供半导体衬底,半导体衬底具有存储区;在半导体衬底上形成第一栅材料层;对第一栅材料层进行图形化以在存储区形成浮栅,浮栅侧壁与半导体衬底上表面的夹角为钝角;在半导体衬底和浮栅上形成第一栅介质层;在半导体衬底上和第一栅介质层上形成第二栅材料层,第二栅材料层上表面高于浮栅上的第一栅介质层部分上表面;对第二栅材料层进行图形化,以在浮栅上方形成控制栅。本案分别对第一、二栅材料层进行图形化,能够精确控制单层材料的图形化条件。而且,控制栅侧壁与半导体衬底上表面之间夹角为钝角,确保控制栅与浮栅精确对准,避免控制栅伸出至浮栅外而造成存储失效。
  • 一种半导体结构的制作方法-201510507796.4
  • 王新鹏 - 中芯国际集成电路制造(上海)有限公司
  • 2015-08-18 - 2019-06-28 - H01L27/11521
  • 本发明提供一种半导体结构的制作方法,包括步骤S1:形成贯穿氮化硅层并深入衬底中的至少一个凹槽;S2:形成隔离结构;S3:从顶部去除第一厚度的氮化硅层,暴露出隔离结构的第一段,并对隔离结构进行回刻使其第一段宽度减小;S4:进一步去除第二厚度的氮化硅层,暴露出隔离结构的第二段,并对隔离结构进行回刻使其第二段宽度减小;S5:重复步骤S4至少一次,直至剩余的氮化硅层为第三厚度;S6:去除剩余的氮化硅层;S7:沉积得到浮栅结构。本发明在制作浮栅的过程中逐渐增大浮栅填充上开口,而底部有源区CD不用增大,可以扩大工艺窗口,有效避免浮栅中出现孔洞;还可以很好地调控浮栅形貌,提高器件的耦合率,并改善有源区与控制栅之间的击穿性能。
  • 半导体器件结构-201821453972.6
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-09-06 - 2019-06-25 - H01L27/11521
  • 本实用新型提供一种半导体器件结构,包括:半导体衬底,内形成有若干个有源区及隔离结构,每一有源区包括第一接触区及第二接触区,且有源区底内形成有若干个栅沟槽结构,以分离第一接触区与第二接触区,栅沟槽结构包括沟槽主体及连接于下方的微沟结构,且栅沟槽结构的深度小于隔离结构的深度;以及埋入式栅极字线结构,填充于栅沟槽结构中,埋入式栅极字线包括形成于栅沟槽结构内表面的栅介质层,以及填充于栅沟槽结构内栅电极层。本实用新型通过不同材料间的刻蚀选择比的不同形成特殊的微沟结构,简化制备工艺,提高制备精度,在保持原有器件尺寸的基础上,使沟道面积得以增加,可进一步增加传输通道的宽度,提高场效应晶体管的器件性能。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top