[发明专利]半导体装置在审

专利信息
申请号: 201811176477.X 申请日: 2018-10-10
公开(公告)号: CN109935587A 公开(公告)日: 2019-06-25
发明(设计)人: 刘庭均;金东铉;金竝基;南润锡;全英敏;朴成哲;河大元 申请(专利权)人: 三星电子株式会社
主分类号: H01L27/092 分类号: H01L27/092
代理公司: 北京铭硕知识产权代理有限公司 11286 代理人: 刘灿强;陈晓博
地址: 韩国京畿*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 公开了一种半导体装置,所述半导体装置包括:第一鳍形图案和第二鳍形图案,位于基底上并且彼此分开地延伸;场绝缘膜,位于基底上并且围绕第一鳍形图案的部分和第二鳍形图案的部分;第一栅极结构,位于第一鳍形图案上并且与第一鳍形图案交叉;第二栅极结构,位于第二鳍形图案上并且与第二鳍形图案交叉;以及分隔结构,从场绝缘膜的顶表面突出并且使第一栅极结构和第二栅极结构分隔,场绝缘膜和分隔结构包括相同的绝缘材料。
搜索关键词: 鳍形 图案 栅极结构 半导体装置 场绝缘膜 分隔结构 基底 彼此分开 绝缘材料 顶表面 分隔 延伸
【主权项】:
1.一种半导体装置,所述半导体装置包括:第一鳍形图案和第二鳍形图案,位于基底上并且彼此分开地延伸;场绝缘膜,位于所述基底上并且围绕所述第一鳍形图案的部分和所述第二鳍形图案的部分;第一栅极结构,位于所述第一鳍形图案上并且与所述第一鳍形图案交叉;第二栅极结构,位于所述第二鳍形图案上并且与所述第二鳍形图案交叉;以及分隔结构,从所述场绝缘膜的顶表面突出并且使所述第一栅极结构和所述第二栅极结构分隔,所述场绝缘膜和所述分隔结构包括相同的绝缘材料。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811176477.X/,转载请声明来源钻瓜专利网。

同类专利
  • CMOS反相器-201910643899.1
  • 翁文寅 - 上海华力集成电路制造有限公司
  • 2019-07-17 - 2019-10-25 - H01L27/092
  • 本发明公开了一种CMOS反相器,包括NMOS管和PMOS管;NMOS管包括第一纳米线或纳米片,PMOS管包括第二纳米线或纳米片;第一和第二纳米线或纳米片沿垂直于半导体衬底表面的方向上排列且互相对齐;NMOS管的沟道区形成在所述第一纳米线或纳米片中,在NMOS管的沟道区的周侧形成有第一栅介质层;PMOS管的沟道区形成在第二纳米线或纳米片中,在PMOS管的沟道区的周侧形成有第二栅介质层;NMOS管和PMOS管共用金属栅,金属栅形成在第一栅介质层和所述第二栅介质层的表面上。本发明能节省器件面积,降低成本。
  • 互补金属氧化物半导体装置及制造方法-201510564982.1
  • 安生健二 - 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司
  • 2015-09-08 - 2019-10-25 - H01L27/092
  • 一种互补金属氧化物半导体(CMOS)装置,包括:P型晶体管与N型晶体管,该P型晶体管与N型半导体分别包括源极、漏极及设置于源、漏极之间的半导体层;至少一用于控制该P型晶体管与N型晶体管的栅极。该P型晶体管的半导体层包括具有第一离子掺杂浓度的第一倾角部与具有第二离子掺杂浓度的第一平坦部;该N型晶体管的导体层包括具有第三离子掺杂浓度的第二倾角部、第四离子掺杂浓度的第二平坦部及位于第二倾角部与第二平坦部之间具有第五离子掺杂浓度的第三平坦部;且第一、第二、第四、第三、第五离子掺杂浓度依次增大。
  • 高迁移率晶体管-201480071542.6
  • H·尼米;M·梅赫罗特拉;R·L·怀斯 - 德克萨斯仪器股份有限公司
  • 2014-12-29 - 2019-10-25 - H01L27/092
  • 包含n沟道finFET(106)和p沟道finFET(110)的集成电路(100)具有在硅衬底(102)上方的介电层(112)。所述finFET(106、110)的所述鳍具有半导体材料,该半导体材料具有与硅相比更高的迁移率。n沟道finFET(106)的鳍是在穿过所述衬底(102)上的所述介电层(112)的第一沟槽(114)中的第一硅锗缓冲层(118)上。p沟道finFET(110)的鳍是在穿过所述衬底(102)上的介电层(112)的第二沟槽(116)中的第二硅锗缓冲层(132)上。鳍在所述介电层(112)上方延伸至少10纳米。通过在所述介电层(112)中的所述沟槽(114、116)中的所述硅锗缓冲层(118、132)上外延生长形成所述鳍,接着通过CMP平面化,将所述鳍下降至所述介电层(112)。使所述介电层(112)凹陷以暴露所述鳍。可以同时地或单独地形成所述鳍。
  • 半导体结构及其制造方法-201510190639.5
  • 陈皇魁 - 台湾积体电路制造股份有限公司
  • 2015-04-21 - 2019-10-15 - H01L27/092
  • 本发明提供了半导体结构,半导体结构包括具有第一和第二表面的半导体层、以及分别限定位于第一和第二表面上方的第一金属栅极和第二金属栅极的层间电介质(ILD)。第一和第二金属栅极分别包括第一SAC硬掩模和第二SAC硬掩模,其中,第一和第二SAC硬掩模分别向位于第一和第二金属栅极下方的沟道区施加相反的应力。本发明提供了制造半导体结构的方法。该方法分别包括形成金属栅极凹槽、在金属栅极凹槽中形成金属栅极和SAC硬掩模。本发明涉及半导体结构及其制造方法。
  • 具有垂直定向的N型晶体管的CMOS电路及其提供方法-201910152198.8
  • A·A·夏尔马;V·H·勒;G·杜威;W·拉赫马迪;R·皮拉里塞泰 - 英特尔公司
  • 2019-02-28 - 2019-10-11 - H01L27/092
  • 用于提供节省空间的互补金属氧化物半导体(CMOS)电路的技术和机制。在实施例中,电路的p型晶体管在平行于半导体衬底表面的方向上传导电流,其中,电路的n型薄膜晶体管(TFT)在垂直于表面的方向上传导电流。第一互连直接耦合到两个晶体管中的每一个,其中,第一互连、n型TFT的高迁移率沟道结构和p型晶体管的源极或漏极在同一方向的线上。第二互连包括导电路径,其延伸到p型晶体管和n型TFT的相应栅极,其中,导电路径限于p型晶体管的覆盖区上方的区域。在另一实施例中,利用电路提供逻辑反相器的功能。
  • 半导体装置-201811186750.7
  • 尹彰燮 - 三星电子株式会社
  • 2018-10-12 - 2019-10-08 - H01L27/092
  • 提供一种半导体装置,该半导体装置包括:基底,包括下基底层、位于下基底层上的掩埋绝缘层和位于掩埋绝缘层上的上基底层;第一沟槽,穿过上基底层、掩埋绝缘层和下基底层的一部分;第二沟槽,穿过上基底层、掩埋绝缘层和下基底层的一部分,并与第一沟槽分隔开;场绝缘层,位于第一沟槽的一部分中以及第二沟槽的一部分中;以及第一鳍状图案,由第一沟槽和第二沟槽限定。场绝缘层的上表面比掩埋绝缘层的上表面高。
  • 半导体结构及其制造方法-201410804686.X
  • 张哲豪;程潼文;陈建颖;张国辉;张哲诚;林木沧 - 台湾积体电路制造股份有限公司
  • 2014-12-22 - 2019-09-27 - H01L27/092
  • 本发明提供了一种半导体结构,包括:具有顶面的衬底;位于衬底上方的栅极,栅极包括邻近顶面的基脚区,基脚区包括在顶面之上的低于10nm的高度处横向测量的基脚长度;以及围绕栅极的侧壁的间隔件,间隔件包括在顶面之上的从约10nm至约200nm的高度处横向测量的间隔件宽度。基脚长度为沿着顶面,从基脚区的最宽部分的末端至从栅极主体和间隔件之间的界面延伸的垂直线测量所得,并且间隔件宽度基本上等于或大于基脚长度。本发明还涉及半导体结构的制造方法。
  • 一种半导体器件及其制造方法-201510232427.9
  • 肖德元 - 中芯国际集成电路制造(上海)有限公司
  • 2015-05-08 - 2019-09-27 - H01L27/092
  • 本发明提供一种半导体器件及其制造方法,该器件包括:半导体衬底,半导体衬底内具有相邻的NFET区域和PFET区域,半导体衬底包括基底、位于基底上的埋氧层以及形成于埋氧层上的跨越NFET区域和PFET区域的鳍片;形成于NFET区域内的无结NFET和形成于PFET区域内的反型模式PFET,无结NFET具有完全金属硅化物源极和漏极,反型模式PFET的P型浅掺杂漏极掺杂区域与无结NFET的漏极相连。无结NFET通过完全金属硅化物技术可以实现电流不仅在表面传导还可以在体内传导的传导机制,其在沟道区完全耗尽时关闭。本发明的半导体器件具有优异的性能,可以使得在非理想界面下GeFinFET器件发生强的电子反转。
  • 包括非有源鳍和分隔区的半导体器件-201910006986.6
  • 金哲;朴钟撤;白桂铉 - 三星电子株式会社
  • 2019-01-04 - 2019-09-24 - H01L27/092
  • 一种半导体器件包括具有从其突出的多个鳍的衬底。所述多个鳍包括多个有源鳍以及设置在所述多个有源鳍中的有源鳍之间的至少一个非有源鳍。该半导体器件还包括与有源鳍的至少一部分交叉的至少一个栅电极。该半导体器件还包括与所述至少一个栅电极相邻地设置在有源鳍上并且通过所述至少一个非有源鳍彼此分开的多个源极/漏极区。
  • 半导体器件及其制作方法-201510605350.5
  • 朱正勇;毛淑娟;殷华湘 - 中国科学院微电子研究所
  • 2015-09-21 - 2019-09-24 - H01L27/092
  • 一种半导体器件,包括:第一外延层,在衬底上;第二外延层,在第一外延层上;第一源/漏区和第二源/漏区,在第一外延层和第二外延层中;第一沟道,由第一源/漏区之间的第二外延层构成;第一栅极堆叠,在第一沟道上,第一源/漏区、第一沟道和第一栅极堆叠构成第一器件;第二沟道,由第二源漏区之间的第一外延层构成;第二栅极堆叠,在第二沟道上,第二源/漏区、第二沟道和第二栅极堆叠构成第二器件。依照本发明的半导体及其制作方法,通过选择性刻蚀去除衬底上叠置的两个外延层之一,针对NMOS和PMOS形成不同材料的沟道,简单有效地提高了载流子迁移率和CMOS驱动能力。
  • 半导体结构及其形成方法-201510051480.9
  • 何永根 - 中芯国际集成电路制造(上海)有限公司
  • 2015-01-30 - 2019-08-27 - H01L27/092
  • 一种半导体结构及其形成方法,所述半导体结构的形成方法包括:提供半导体衬底;在所述半导体衬底内形成浅沟槽隔离结构;形成第一伪栅结构,所述第一伪栅结构包括第一栅介质层、位于第一栅介质层表面的盖帽层、位于第一盖帽层表面的伪栅极,所述第一伪栅结构部分位于浅沟槽隔离结构表面,部分位于半导体衬底表面,所述第一盖帽层的材料包括掺硅氮化钛。上述方法可以提高所述半导体结构的性能。
  • 互补氮化镓集成电路及其制作方法-201410394664.0
  • 菲利普·雷诺 - 恩智浦美国有限公司
  • 2014-08-12 - 2019-08-16 - H01L27/092
  • 本发明公开了互补氮化镓集成电路及其制作方法。互补GaN集成电路(110,1110)的实施例包括具有第一带隙的GaN层(130,230,730)。具有第二带隙的第二层(140,440,1040)形成于所述GaN层上,从而在所述GaN层和所述第二层之间的接触区域中导致了2DEG(122,222,322,722)。所述第二层具有相对薄的部分和相对厚的部分。第三层(150,550,1050)形成于所述第二层的相对厚的部分上。所述第三层具有不同于所述第二带隙的第三带隙,从而在所述第二层和所述第三层之间的接触区域导致了2DHG(112,512,812,1012)。第一导电类型的晶体管(110,610,1110)包括所述2DHG、所述第二层的所述相对厚的部分和所述第三层,并且第二导电类型的晶体管(120,620,1120)包括所述2DEG和所述第二层的所述相对薄的部分。
  • 具有多个阈值电压的半导体器件及其制造方法-201410403876.0
  • 王立廷;蔡腾群;林正堂;陈德芳;张惠政 - 台湾积体电路制造股份有限公司
  • 2014-08-14 - 2019-08-09 - H01L27/092
  • 根据示例性实施例,提供了一种芯片。该芯片包括具有第一阈值的第一垂直器件和具有第二阈值的第二垂直器件。第一垂直器件包括第一源极;位于第一源极上方的第一沟道;位于第一沟道上方的第一漏极;邻近第一沟道的第一导电层;以及邻近第一导电层的第一栅极。第二垂直器件包括第二源极;位于第二源极上方的第二沟道;位于第二沟道上方的第二漏极;邻近第二沟道的第二导电层;以及邻近第二导电层的第二栅极。本发明涉及具有多个阈值电压的半导体器件及其制造方法。
  • 具有功函数金属的半导体器件-201610019041.4
  • 金柱然 - 三星电子株式会社
  • 2016-01-12 - 2019-08-06 - H01L27/092
  • 提供了具有功函数金属的半导体器件。在所述半导体器件中,第一活性区、第二活性区和第三活性区形成在基底上。第一栅电极形成在第一活性区上,第二栅电极形成在第二活性区上,第三栅电极形成在第三活性区上。第一栅电极具有第一P功函数金属层、第一覆盖层、第一阻挡金属层和第一导电层。第二栅电极具有第二覆盖层、第二N功函数金属层、第二阻挡金属层和第二导电层。第三栅电极具有第二P功函数金属层、第三覆盖层、第三N功函数金属层和第三阻挡金属层。第三栅电极不具有第一导电层和第二导电层。
  • 用于降压转换器的单片集成晶体管-201580012800.8
  • 王军;F·拜奥齐;林海安 - 德州仪器公司
  • 2015-01-30 - 2019-07-23 - H01L27/092
  • 在所描述的实例中,一种用于降压转换器的集成半导体晶体管芯片(110a)包含高侧晶体管(120a),其形成于所述芯片(110a)上且包含横向扩散金属氧化物半导体LDMOS晶体管。此外,所述芯片(110a)包含低侧晶体管(130a),其形成于所述芯片(110a)上且包含源极向下金属氧化物半导体场效应晶体管MOSFET。此外,所述芯片(110a)包含:衬底(138),其用作所述低侧晶体管(130a)的源极;及n掺杂阱(122),其用于将所述高侧晶体管(120a)与所述低侧晶体管(130a)的所述源极隔离。
  • 一种三维集成CMOS集成单元-201610402612.2
  • 孙兵;刘洪刚;王盛凯;常虎东;龚著靖 - 中国科学院微电子研究所
  • 2016-06-08 - 2019-07-16 - H01L27/092
  • 本发明属于半导体集成技术领域,具体提供一种三维集成CMOS集成单元,该三维集成CMOS集成单元采用单芯片三维集成的方式将高电子迁移率的铟镓砷沟道NMOSFET和高空穴迁移率的应变硅锗沟道PMOSFET三维集成在单晶硅衬底上,铟镓砷沟道NMOSFET和应变硅锗沟道PMOSFET的通孔互连技术可以与源漏接触的通孔互连技术工艺相同。本发明能够有效避免常规通孔硅(TSV)技术晶圆级封装技术引入的对准误差,提高CMOS集成技术的集成度,减小不同沟道器件间互连引线延迟,具有取代传统硅基CMOS器件的潜力,在后摩尔时代具有实际的应用价值。
  • 一种半导体器件及其制造方法-201510166967.1
  • 万光星;朱慧珑 - 中国科学院微电子研究所
  • 2015-04-09 - 2019-07-12 - H01L27/092
  • 本发明公开了一种半导体器件,包括:衬底;衬底上的第一支撑层和第二支撑层;第一支撑层的一侧壁上的第一纳米线,以及第二支撑层的一侧壁上的第二纳米线,其中,第一纳米线和第二纳米线具有不同的沟道材料,第一纳米线和第二纳米线沿与衬底垂直方向依次交替设置。本发明形成了包括不同材料的纳米线沟道,不同材料的纳米线形成在支撑层上并在与衬底垂直方向上交替设置,可以用于形成不同类型的器件,提高器件的性能,且工艺简便易于集成。
  • 集成电路和制造集成电路的方法-201510834395.X
  • N·卢贝;P·莫林;Y·米尼奥 - 意法半导体公司
  • 2015-11-25 - 2019-07-09 - H01L27/092
  • 本公开的实施方式涉及拉伸性硅和压缩性硅锗的共整合。在此披露了其中的邻近的pFET和nFET的应变特性是独立可调的集成电路。这些pFET包括在硅衬底上的压缩性应变SiGe,而这些nFET包括在应变弛豫的SiGe衬底上的拉伸性应变硅。通过镶嵌工艺形成的多个电绝缘区将邻近的n型鳍式FET和p型鳍式FET分离。在这些绝缘区形成过程中,允许支撑这些n型器件的该SiGe衬底弹性地弛豫,由此限制在该SiGe衬底的晶格中形成缺陷。
  • 集成电路器件及其制造方法-201610098348.8
  • 郑在烨;李润锡;金炫助;李化成;郑熙暾;朴世玩;郑宝哲 - 三星电子株式会社
  • 2016-02-23 - 2019-07-05 - H01L27/092
  • 本公开提供了集成电路器件及其制造方法。集成电路器件包括:具有不同导电类型的沟道区的第一和第二鳍型有源区;第一器件隔离层,覆盖第一鳍型有源区的两个侧壁;第二器件隔离层,覆盖第二鳍型有源区的两个侧壁。第一器件隔离层和第二器件隔离层具有不同的堆叠结构。为了制造该集成电路器件,覆盖第一鳍型有源区的两个侧壁的第一器件隔离层和覆盖第二鳍型有源区的两个侧壁的第二器件隔离层在形成第一鳍型有源区和第二鳍型有源区之后形成。第一器件隔离层和第二器件隔离层形成为具有不同的堆叠结构。
  • 半导体装置-201811176477.X
  • 刘庭均;金东铉;金竝基;南润锡;全英敏;朴成哲;河大元 - 三星电子株式会社
  • 2018-10-10 - 2019-06-25 - H01L27/092
  • 公开了一种半导体装置,所述半导体装置包括:第一鳍形图案和第二鳍形图案,位于基底上并且彼此分开地延伸;场绝缘膜,位于基底上并且围绕第一鳍形图案的部分和第二鳍形图案的部分;第一栅极结构,位于第一鳍形图案上并且与第一鳍形图案交叉;第二栅极结构,位于第二鳍形图案上并且与第二鳍形图案交叉;以及分隔结构,从场绝缘膜的顶表面突出并且使第一栅极结构和第二栅极结构分隔,场绝缘膜和分隔结构包括相同的绝缘材料。
  • 半导体器件-201811444764.4
  • 郑秀真;裴东一;裴金钟;宋昇珉;梁正吉 - 三星电子株式会社
  • 2018-11-29 - 2019-06-18 - H01L27/092
  • 本申请提供了一种半导体器件。所述半导体器件可以包括:位于衬底上的第一沟道图案和第二沟道图案、分别与所述第一沟道图案和所述第二沟道图案接触的第一源极/漏极图案和第二源极/漏极图案、以及分别与所述第一沟道图案和所述第二沟道图案交叠的第一栅极电极和第二栅极电极。所述第一栅极电极可以包括位于所述第一沟道图案的所述第一半导体图案与所述第二半导体图案之间的第一段。所述第一段可以包括朝向所述第一源极/漏极图案突出的第一凸出部分。所述第二栅极电极可以包括位于所述第二沟道图案的所述第三半导体图案与所述第四半导体图案之间的第二段。所述第二段可以包括朝向所述第二段的中心凹陷的凹入部分。
  • 具有鳍状结构的半导体装置-201811397389.2
  • 陈顺利;林仲德;庄惠中;苏品岱;杨荣展 - 台湾积体电路制造股份有限公司
  • 2018-11-22 - 2019-06-11 - H01L27/092
  • 本发明实施例涉及具有鳍状结构的半导体装置。一种半导体装置包含鳍状结构、第一导电线、第二导电线及第一导电轨。所述鳍状结构放置于衬底上。所述第一导电线经布置以包绕所述鳍状结构的第一部分。所述第二导电线附接于所述鳍状结构的第二部分上。所述第二部分不同于所述第一部分。所述第一导电轨放置于与所述衬底上的所述第一导电线及所述第二导电线相同的层中。所述第一导电轨附接于所述第一导电线的一端及所述第二导电线的一端上以将所述第一导电线与所述第二导电线电连接。
  • 硅和硅锗纳米线的形成-201310594134.6
  • 江国诚;卡洛斯·H·迪亚兹;让-皮埃尔·科林格 - 台湾积体电路制造股份有限公司
  • 2013-11-21 - 2019-06-11 - H01L27/092
  • 本发明提供了一种或多种半导体布置以及用于形成这种半导体布置的技术。例如,利用一个或多个硅和硅锗叠层,以形成包括锗纳米线沟道的PMOS晶体管和包括硅纳米线沟道的NMOS晶体管。在一个实例中,氧化第一硅和硅锗叠层,以将硅转化为氧化硅区,去除氧化硅区以形成PMOS晶体管的锗纳米线沟道。在另一个实例中,去除第二硅和硅锗叠层内的硅锗层,以形成NMOS晶体管的硅纳米线沟道。具有锗纳米线沟道的PMOS晶体管和具有硅纳米线沟道的NMOS晶体管作为单次制造工艺的一部分而形成。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top