[发明专利]图案形成方法和衬底蚀刻方法有效

专利信息
申请号: 201811126880.1 申请日: 2018-09-26
公开(公告)号: CN109659228B 公开(公告)日: 2023-07-18
发明(设计)人: 李恩雨;吴相录;成正模;宣钟宇 申请(专利权)人: 三星电子株式会社
主分类号: H01L21/308 分类号: H01L21/308;H01L21/3065
代理公司: 北京市立方律师事务所 11330 代理人: 李娜
地址: 韩国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本申请提供了一种图案形成方法和一种衬底蚀刻方法。一种形成半导体器件图案的方法,包括:在衬底上形成包含第一碳化合物的光刻胶图案;改良所述光刻胶图案的顶表面,以在所述光刻胶图案上形成包含不同于所述第一碳化合物的第二碳化合物的上掩模层;以及使用所述上掩模层和所述光刻胶图案作为蚀刻掩模,蚀刻所述衬底的一部分。
搜索关键词: 图案 形成 方法 衬底 蚀刻
【主权项】:
1.一种图案形成方法,包括:在衬底上形成光刻胶图案,所述光刻胶图案包含第一碳化合物;改良工艺,所述改良工艺在所述光刻胶图案的顶表面上形成上掩模层,所述上掩模层包含与所述第一碳化合物的种类不同的第二碳化合物;以及使用所述上掩模层和所述光刻胶图案作为蚀刻掩模,蚀刻所述衬底的一部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811126880.1/,转载请声明来源钻瓜专利网。

同类专利
  • 蚀刻液组合物-202180095498.2
  • 木村阳介;冈崎翔太 - 花王株式会社
  • 2021-10-15 - 2023-10-27 - H01L21/308
  • 本发明在一个方式中提供一种蚀刻液组合物,其能够减少蚀刻不均。本发明在一个方式中涉及一种蚀刻液组合物,其用于对含有至少1种金属的被蚀刻层进行蚀刻,上述蚀刻液组合物含有蚀刻抑制剂、至少包含硝酸的酸、及水,且pH值为1以下,上述蚀刻抑制剂是选自聚亚烷基亚胺及含有源自二烯丙胺的结构单元的聚合物中的至少1种含氮化合物。
  • 半导体结构的制作方法及半导体结构-202210385869.7
  • 吴玉雷 - 长鑫存储技术有限公司
  • 2022-04-13 - 2023-10-27 - H01L21/308
  • 本公开提供了一种半导体结构的制作方法及半导体结构,涉及半导体技术领域,半导体结构的制作方法包括,提供目标层;在目标层的顶面形成多个第一掩膜图形;在目标层的上方形成多个第二掩膜图形,每个第二掩膜图形至少覆盖位于其延伸方向上的每个第一掩膜图形的部分顶面以及目标层的部分顶面;基于第二掩膜图形对目标层进行第一刻蚀;移除第二掩膜图形;基于第一掩膜图形对目标层进行第二刻蚀。在本公开中,通过第二掩膜图形和第一掩膜图形分别对目标层进行两次刻蚀处理,刻蚀形成更加精细复杂、密度更高的重复结构,减小了形成重复结构的难度,利于形成高集成度的集成电路。
  • 一种硅台面深槽结构的制备方法-202310784539.X
  • 钟立志;刘学明;谢强;刘燕 - 北京时代民芯科技有限公司;北京微电子技术研究所
  • 2023-06-29 - 2023-10-27 - H01L21/308
  • 本发明公开了一种硅台面深槽结构的制备方法,包括:将清洗后的硅晶圆的表面依次形成氧化硅膜和氮化硅膜,其中,氧化硅薄膜和氮化硅薄膜组成深槽腐蚀掩蔽膜;对形成深槽腐蚀掩蔽膜的硅晶圆进行光刻工艺定义深槽结构区域;通过刻蚀工艺去除深槽结构区域的深槽腐蚀掩蔽膜;将去除深槽结构区域的深槽腐蚀掩蔽膜的硅晶圆进行烘烤;将烘烤后的硅晶圆进行硅槽腐蚀;对硅槽腐蚀后的硅晶圆的深槽结构区域外的深槽腐蚀掩蔽膜进行腐蚀得到硅台面深槽结构。本发明使得硅槽结构完整且无尖峰毛刺现象。
  • 一种芯片加工用刻蚀装置-201811060256.6
  • 王昌华 - 江苏英锐半导体有限公司
  • 2018-09-12 - 2023-10-27 - H01L21/308
  • 本发明涉及电子芯片加工附属装置的技术领域,特别是涉及一种芯片加工用刻蚀装置,方便对芯片进行安装和取放,避免工人被刻蚀液腐蚀,提高安全性;并且节省刻蚀用时,提高工作效率;同时可以保证掩模与芯片之间紧密贴合,避免刻蚀液进入掩模和芯片之间的缝隙,提高芯片刻蚀品质;包括箱体、基板和掩模,箱体的内部设置有工作腔,并在工作腔内装有刻蚀液,箱体的顶端设置有取放口,基板的顶端设置有固定槽,掩模上设置有模孔;还包括工作台、左支板、右支板、顶板、两组第一气缸、第二气缸、四组连接杆、四组限位杆、连接板、四组压紧弹簧、第一伸缩杆、第二伸缩杆、加热棒、温度显示器、搅拌电机、减速机、温度传感器、转轴和搅拌叶。
  • 半导体结构及其形成方法-201910152105.1
  • 张海洋;郑二虎 - 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
  • 2019-02-28 - 2023-10-20 - H01L21/308
  • 一种半导体结构及其形成方法,形成方法包括:提供基底,所述基底包括图形密集区和图形稀疏区;在所述基底上形成多个分立的硬掩膜层,相邻所述硬掩膜层与所述基底围成开口,且所述图形稀疏区开口的宽度大于所述图形密集区开口的宽度;形成至少位于所述图形稀疏区的开口侧壁上的修整层,所述修整层与所述硬掩膜层构成掩膜结构层;以所述掩膜结构层为掩膜,刻蚀所述开口露出的部分厚度所述基底,形成凸出于剩余所述基底的多个目标图形层。本发明实施例有利于提高各区域的目标图形层的关键尺寸均一性。
  • 半导体器件及其制作方法-202311139404.4
  • 黄小迪;李琦琦;吴涵涵 - 合肥晶合集成电路股份有限公司
  • 2023-09-06 - 2023-10-13 - H01L21/308
  • 本发明提供一种半导体器件及其制作方法。半导体器件的制作方法中,先在半导体衬底中形成沟槽,沟槽位于半导体衬底中第一掺杂区的边沿,再在半导体衬底的顶面上形成外延层,外延层覆盖半导体衬底的顶面并填充沟槽,其中,在形成外延层的过程中,沟槽改变所述第一掺杂区的掺杂物质的扩散路径以减少第一掺杂区的掺杂物质扩散到第一掺杂区侧上方的外延层中的量,如此有助于改善半导体器件的漏电问题,提高半导体器件的电性能。本发明提供的半导体器件包括半导体衬底和外延层,半导体衬底中形成有第一掺杂区以及位于第一掺杂区边沿的沟槽,外延层位于半导体衬底的顶面。
  • 半导体结构、半导体结构的制备方法及制备装置-202310843560.2
  • 占康澍 - 长鑫存储技术有限公司
  • 2023-07-10 - 2023-10-10 - H01L21/308
  • 本申请涉及一种半导体结构、半导体结构的制备方法及制备装置。该半导体结构的制备方法包括:于衬底上沿垂直于衬底的方向形成掩膜材料层及图形化牺牲层,图形化牺牲层包括间隔设置的多个牺牲图形;形成侧墙结构,侧墙结构包括覆盖于牺牲图形侧壁的第一部分及覆盖于暴露出的掩膜材料层表面的第二部分;第二部分上形成有填充介质层,填充介质层填充相邻第一部分之间的间隔;去除侧墙结构的第一部分且保留第二部分;基于牺牲图形及填充介质层刻蚀侧墙结构的第二部分及掩膜材料层。该半导体结构的制备方法有利于避免半导体结构出现线摆动缺陷,提升制备方法的生产良率以及半导体结构的使用可靠性。
  • 一种基于Lag效应的工艺调制方法-202310875581.2
  • 陈和峰;陈定强;李坤鹏;陈昕;汪威 - 上海鲲游科技有限公司
  • 2023-07-17 - 2023-10-10 - H01L21/308
  • 本申请公开了一种基于Lag效应的工艺调制方法,在刻蚀包括不同槽宽的凹槽结构时,选择目标材料及光刻胶,确定不同刻蚀槽宽下的刻蚀选择比,确定预设的刻蚀参考深度下,不同刻蚀槽宽各自对应的实际刻蚀深度,基于不同刻蚀槽宽各自对应的实际刻蚀深度和目标刻蚀深度,结合刻蚀选择比,确定不同刻蚀槽宽对应的光刻胶掩膜残留胶层厚度,随后通过灰度曝光和显影操作,得到具有不同预留残留胶层厚度的掩膜层以对不同槽宽之间的刻蚀深度差异进行补偿修正;从工艺整合角度出发,计算出不同槽宽对应的光刻胶掩膜残留胶层厚度,控制不同区域的残胶厚度,避免现有技术中由于Lag效应的存在而带来不良影响的问题,提高工艺灵活性和设计多样性。
  • SiC刻蚀方法和设备-202310973991.0
  • 林政勋;郭轲科;廖舜一 - 无锡邑文电子科技有限公司
  • 2023-08-04 - 2023-10-03 - H01L21/308
  • 本发明涉及半导体技术领域,具体而言,涉及一种SiC刻蚀方法和设备,SiC刻蚀方法包括:去除预设沟槽的底部的硬壳层、以及单步刻蚀或多步刻蚀;去除预设沟槽的底部的硬壳层的步骤,包括:利用CF4气体去除预设沟槽的底部的硬壳层;单步刻蚀或多步刻蚀的步骤,包括:利用主刻蚀气体SF6和辅助刻蚀气体,对SiC衬底进行刻蚀,其中,辅助刻蚀气体包括CBr4气体,以生成SiBr4附着在SiC衬底上刻蚀得到的沟槽的侧壁,以增强侧壁保护,降低侧壁的粗糙度。该刻蚀方法能够在转移图形的过程中降低SiC衬底刻蚀出的沟槽的侧壁的粗糙度,同时降低沟槽栅氧的击穿的可能性,进而提高半导体器件的可靠性。
  • 药液、药液的制造方法、基板的处理方法-201980011921.9
  • 杉村宣明;高桥智威;关裕之;水谷笃史 - 富士胶片株式会社
  • 2019-01-18 - 2023-09-29 - H01L21/308
  • 本发明提供一种对过渡金属含有物具有优异的蚀刻性能,且具有优异的缺陷抑制性能的药液、上述药液的制造方法及基板的处理方法。本发明的药液为包含选自由高碘酸及其盐组成的组中的一种以上的高碘酸类、选自由Ti及Zr组成的组中的一种以上的第1金属成分及水的药液,药液包含一种第1金属成分时,一种第1金属成分的含量相对于高碘酸类总质量为1质量ppt~100质量ppm,药液包含两种第1金属成分时,两种第1金属成分的含量分别相对于高碘酸类总质量为100质量ppm以下,两种第1金属成分中的至少一种成分的含量相对于上述高碘酸类总质量为1质量ppt以上。
  • 衬底处理方法及衬底处理装置-202280010961.3
  • 塙洋祐;上田大;春本晶子 - 株式会社斯库林集团
  • 2022-01-20 - 2023-09-22 - H01L21/308
  • 本发明涉及一种衬底处理方法及衬底处理装置。添加剂溶解于第1处理液。第1处理液包含碘化物离子(I)。衬底处理方法包含调整步骤与供给步骤。调整步骤抑制第1处理液中包含的碘化物离子(I)减少。因此,第1处理液包含充足的碘化物离子(I)。供给步骤将经调整步骤调整过的第1处理液供给到衬底。进而,供给步骤将用来蚀刻衬底的第1蚀刻液供给到衬底。
  • 半导体结构及其形成方法-201910359242.2
  • 宋以斌;张海洋 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2019-04-30 - 2023-09-15 - H01L21/308
  • 一种半导体结构及其形成方法,形成方法包括:提供基底,基底上形成有分立的掩膜层,掩膜层包括用于形成鳍部的鳍部掩膜层和待去除的伪掩膜层;在鳍部掩膜层的顶部和侧壁上保形覆盖保护层;在基底上形成具有通槽的图形层,图形层覆盖位于鳍部掩膜层上的保护层顶部,且通槽露出伪掩膜层;以图形层为掩膜,去除通槽露出的伪掩膜层;去除伪掩膜层后,去除图形层;去除图形层后,以鳍部掩膜层和保护层为掩膜刻蚀基底形成鳍部。在以图形层为掩膜,去除伪掩膜层的过程中,保护层能够保护鳍部掩膜层不易被误刻蚀,增大了去除伪掩膜层的工艺窗口,进而使得鳍部掩膜层在后续形成鳍部的过程中能够起到掩膜的作用,进而能够优化半导体结构的性能。
  • 用于在半导体基底中制造沟槽的方法和半导体器件-202211191907.1
  • 冷国庆 - 上海积塔半导体有限公司
  • 2022-09-28 - 2023-09-12 - H01L21/308
  • 本公开涉及用于在半导体基底中制造沟槽的方法和半导体器件。该方法包括:提供半导体基底;在半导体基底上形成硬掩膜层,在硬掩膜层上形成光刻胶图案后进行曝光显影以刻蚀硬掩膜层和半导体基底从而在半导体基底中形成沟槽,沟槽的侧表面与底表面之间的夹角大于90度,并且去除光刻胶图案;用激光束照射沟槽,使得半导体基底中的离沟槽的侧表面或底表面不超过第一距离的部分的半导体材料熔融;以及冷却半导体基底,使得沟槽的侧表面和/或底表面被重新成形为具有比被激光束照射前低的表面粗糙度。
  • 一种提高聚焦离子束FIB刻蚀形貌质量的方法-202310604000.1
  • 赵少峰 - 东科半导体(安徽)股份有限公司
  • 2023-05-23 - 2023-09-01 - H01L21/308
  • 本发明实施例涉及一种提高聚焦离子束FIB刻蚀形貌质量的方法,包括:在待刻蚀样本上制作掩膜层;将待刻蚀样本固定在FIB刻蚀基座上;在FIB刻蚀过程中,对所述FIB刻蚀基座进行加热,并在水平面或非水平面内进行旋转,使得待刻蚀样本发生多角度旋转,并在每个旋转角度上保持相同或不同的FIB刻蚀时间;在FIB刻蚀过程中或FIB刻蚀之后,对所述待刻蚀样本进行辅助刻蚀;去除所述掩膜层。
  • 半导体结构的形成方法-202210113709.7
  • 李凤美;赵振阳;柯星;纪世良;张海洋 - 中芯国际集成电路制造(上海)有限公司
  • 2022-01-30 - 2023-08-08 - H01L21/308
  • 一种半导体结构的形成方法,包括:提供衬底,衬底包括基底和待刻蚀层,衬底包括第一区和第二区;在第一区上形成若干第一初始掩膜结构,在第二区上形成若干第二掩膜结构,初始第一掩膜结构具有第一宽度偏差尺寸,第二掩膜结构具有第二宽度偏差尺寸;在待刻蚀层上和第二掩膜结构上形成第一牺牲层;基于第一先进制程控制技术,对第一初始掩膜结构进行刻蚀处理形成第一掩膜结构,第一掩膜结构具有第二宽度尺寸和第三宽度偏差尺寸,且第三宽度偏差尺寸与第二宽度偏差尺寸相等。利用第一先进制程控制技术进行算法优化,使得第三宽度偏差尺寸与第二宽度偏差尺寸相等,省去了额外形成牺牲层再将第一掩膜结构进行覆盖的制程步骤。
  • 半导体器件及其制造方法-202310086298.1
  • 郑祥教;李赞美;李河英;千广熙;韩承憙 - 三星电子株式会社
  • 2023-02-01 - 2023-08-04 - H01L21/308
  • 一种制造半导体器件的方法,包括:通过使用第一材料在特征层上形成多个参考图案和外围图案,使得外围图案连接到多个参考图案的端部;通过使用第二材料在多个参考图案中的每一个参考图案的两个侧壁上形成多个第一间隔物;去除多个参考图案;通过使用第一材料在多个第一间隔物中的每一个第一间隔物的两个侧壁上形成多个第二间隔物;去除多个第一间隔物,使得多个第二间隔物和外围图案保留在特征层上;以及通过使用多个第二间隔物和外围图案作为蚀刻掩模来图案化特征层。
  • 图案形成方法和衬底蚀刻方法-201811126880.1
  • 李恩雨;吴相录;成正模;宣钟宇 - 三星电子株式会社
  • 2018-09-26 - 2023-07-18 - H01L21/308
  • 本申请提供了一种图案形成方法和一种衬底蚀刻方法。一种形成半导体器件图案的方法,包括:在衬底上形成包含第一碳化合物的光刻胶图案;改良所述光刻胶图案的顶表面,以在所述光刻胶图案上形成包含不同于所述第一碳化合物的第二碳化合物的上掩模层;以及使用所述上掩模层和所述光刻胶图案作为蚀刻掩模,蚀刻所述衬底的一部分。
  • 图形化方法及其形成的半导体器件-201910172885.6
  • 施维;胡友存;汤霞梅 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2019-03-07 - 2023-07-18 - H01L21/308
  • 一种图形化方法及其形成的半导体器件,包括:提供待刻蚀层;在待刻蚀层上形成第一初始掩膜层;在第二区的部分第一初始掩膜层中掺杂离子,形成第二分割掺杂掩膜层,且使得沿第二方向分别位于第二分割掺杂掩膜层两侧的第二区的第一初始掩膜层形成为第二牺牲掩膜层,第二方向垂直于第一方向;在第一区的部分第一初始掩膜层中掺杂离子,形成第一分割掺杂掩膜层,且使得沿第二方向分别位于第一分割掺杂掩膜层两侧的第一区的第一初始掩膜层形成为第一牺牲掩膜层;去除第一区的第一牺牲掩膜层,在第一初始掩膜层第一区内形成若干分立的第一槽;形成第一分割掺杂掩膜层后,刻蚀去除第二牺牲掩膜层。所述图形化方法的可靠性得到提高。
  • 半导体器件及其形成方法-201910492662.8
  • 张海洋;纪世良;张冬平 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2019-06-06 - 2023-07-14 - H01L21/308
  • 一种半导体器件及其形成方法,包括:提供基底;在基底表面依次形成第一材料层和第二材料层;在第二材料层表面形成第一掩膜层,相邻第一掩膜层之间具有第一槽,第一掩膜层具有第一尺寸,第一槽具有第二尺寸;在第一槽底部的第一材料层内形成具有第一离子的第一硬掺杂层;去除第一材料层,形成第二槽;对初始第一掺杂层进行减薄处理形成第一掺杂层,且使得第二槽形成为初始第三槽,第一掺杂层具有第三尺寸,初始第三槽具有第四尺寸;在第二材料层内形成第一掺杂掩膜层和第二掺杂掩膜层,第一掺杂掩膜层位于第二槽底部,第二掺杂掩膜层位于初始第三槽底部;去除第一掺杂层和第二材料层,形成第三槽。所述方法提高了半导体器件的性能。
  • 图形化方法及鳍结构的形成方法-202211159707.8
  • 王伯文;杨渝书 - 上海集成电路研发中心有限公司
  • 2022-09-22 - 2023-07-07 - H01L21/308
  • 本发明提供的图形化方法及鳍结构的形成方法,图形化方法包括:提供衬底,衬底由下至上依次形成有阻挡层及芯轴图形;形成第一侧墙材料层;执行离子注入工艺;执行刻蚀工艺以形成第一侧墙,其中,经过离子注入的第一侧墙材料层的刻蚀速率大于未经离子注入的第一侧墙材料层的刻蚀速率;去除芯轴图形;形成第二侧墙材料层;执行离子注入工艺;执行刻蚀工艺以形成第二侧墙;去除第一侧墙。本发明通过在对阻挡层及芯轴图形的顶壁上的第一侧墙材料层及第二侧墙材料层进行离子注入以提高经过离子注入部分相对于未经离子注入部分的刻蚀速率,有利于消除第一侧墙两侧的阻挡层以及第二侧墙两侧的阻挡层的厚度差,从而形成形貌较佳的掩模图形。
  • 微细加工处理剂以及微细加工处理方法-202180075359.3
  • 伊达和哉;中田和;长谷部类;二井启一 - 斯泰拉化工公司
  • 2021-10-27 - 2023-07-07 - H01L21/308
  • 本发明提供一种微细加工处理剂以及微细加工处理方法,其在对至少包含氮化硅膜、氧化硅膜以及硅合金膜的层叠膜进行微细加工时能够选择性地对氧化硅膜进行微细加工。本发明的微细加工处理剂是用于至少包含氧化硅膜、硅氮化膜以及硅合金膜的层叠膜的微细加工的微细加工处理剂,其包含:(a)0.01质量%~50质量%的氟化氢、(b)0.1质量%~40质量%的氟化铵、(c)0.001质量%~10质量%的水溶性聚合物、(d)0.001质量%~1质量%的具有羧基的有机化合物、和(e)作为任意成分的水,水溶性聚合物为选自由丙烯酸、丙烯酸铵、丙烯酰胺、苯乙烯磺酸、苯乙烯磺酸铵和苯乙烯磺酸酯组成的组中的至少一种,选择性地对氧化硅膜进行微细加工。
  • 图形化方法-202211159696.3
  • 王伯文;杨渝书 - 上海集成电路研发中心有限公司
  • 2022-09-22 - 2023-07-07 - H01L21/308
  • 本发明提供了一种图形化方法,包括:提供一衬底;形成第一芯轴图形;形成第一侧墙,第一侧墙两侧的第一隔离层具有高度差;形成填充第一侧墙的间隙的第三隔离层,并形成第三芯轴隔离图形;形成第二芯轴图形;形成第二侧墙,第二侧墙两侧的第二隔离层具有高度差;以及,形成填充第二侧墙之间间隙的第四隔离层,并去除第二侧墙以形成的第四芯轴隔离图形,以第四芯轴隔离图形作为掩模图形。本发明中,利用第三隔离层填充第一侧墙两侧以此消除第一隔离层的高度差,利用第四隔离层填充第二侧墙两侧以此消除第二隔离层的高度差,以便于形成形貌较佳的掩模图形,降低图形化时的工艺调试难度。
  • 半导体结构制备方法及半导体结构-202310195125.3
  • 陈小龙;王春阳;吴双双;王少伟;高远皓;章慧;付友 - 长鑫存储技术有限公司
  • 2023-03-03 - 2023-07-04 - H01L21/308
  • 本公开涉及一种半导体结构制备方法及半导体结构,半导体结构制备方法包括,在过渡掩膜层内形成基准开口子阵列;在过渡掩膜层内分别形成多个补充开口子阵列,以得到目标开口阵列,目标开口阵列包括基准开口子阵列和多个补充开口子阵列,基准开口子阵列和多个补充开口子阵列组成的集合中的任意两个开口子阵列之间通过平移能够相互重合;基于具有目标开口阵列的过渡掩膜层刻蚀基底,以得到目标结构。该方法通过一个光罩的多次平移得到尺寸较小的目标结构,提高半导体结构集成度的同时,降低工艺复杂度,缩减研发周期及生产成本。
  • 半导体结构及其形成方法-201910840468.4
  • 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2019-09-06 - 2023-07-04 - H01L21/308
  • 一种半导体结构及其形成方法,形成方法包括:提供基底;在所述基底上形成多个分立的核心结构层,所述核心结构层包括刻蚀缓冲层以及位于所述刻蚀缓冲层上的核心层;在所述核心结构层的侧壁上形成侧墙;之后,去除所述核心层;去除所述核心层后,以所述侧墙为掩膜,刻蚀所述刻蚀缓冲层和刻蚀缓冲层下方的所述基底以在基底中形成第一凹槽,并刻蚀所述刻蚀缓冲层和所述侧墙露出的所述基底以在基底中形成第二凹槽,所述第二凹槽的深度大于所述第一凹槽的深度。本发明实施例有利于提高第一凹槽和第二凹槽的侧壁形貌一致性、以及剖面形貌质量。
  • 半导体结构的形成方法-202111632776.1
  • 柯星;纪世良;张海洋 - 中芯国际集成电路制造(上海)有限公司
  • 2021-12-28 - 2023-06-30 - H01L21/308
  • 一种半导体结构的形成方法,包括:提供衬底,衬底包括基底和待刻蚀层,待刻蚀层包括第一区和第二区,第一区上具有若干第一初始掩膜结构、第二区上具有若干第二掩膜结构;在第二区上形成牺牲层;对第一初始掩膜结构进行刻蚀处理,形成第一掩膜结构;基于第一先进制程控制技术,在第一掩膜结构的侧壁和顶部表面、以及在第二掩膜结构的侧壁和顶部表面形成保护层;刻蚀待刻蚀层,在基底上形成若干图形化结构。第一先进制程控制技术能够同时对第一掩膜结构和第二掩膜结构的特征尺寸进行补偿,进而使得第二掩膜结构的特征尺寸也符合预设的特征尺寸,以此保证后续图形化传递的精确性,以提升晶圆生产良率和可靠性。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top