[发明专利]编码方法及编码设备有效

专利信息
申请号: 201811068855.2 申请日: 2013-05-31
公开(公告)号: CN109361402B 公开(公告)日: 2019-09-20
发明(设计)人: 沈晖;李斌 申请(专利权)人: 华为技术有限公司
主分类号: H03M13/09 分类号: H03M13/09;H03M13/13;H03M13/27;H03M13/29;H04L1/00
代理公司: 暂无信息 代理人: 暂无信息
地址: 518129 广东*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种编码方法及编码设备,其中,所述编码方法包括:将待编码的信息比特经由循环冗余校验CRC编码之后,输入用于由Polar码的构造参数决定的交织器,所述交织器用于对所述CRC编码后的比特进行交织,并输出交织后的比特;将输出的交织后的比特进行Polar码编码,得到编码后的Polar码。上述方法解决现有技术中用以解决现有技术中当Polar码较短或中等长度时,Polar码的最小码距不高的问题。
搜索关键词: 编码设备 交织器 循环冗余校验 构造参数 输出
【主权项】:
1.一种编码方法,其特征在于,包括:将K1个待编码的比特进行循环冗余校验CRC编码得到CRC编码后的K个比特,其中,K=K1+L,L为循环冗余校验比特的数目;将所述K个比特输入交织器进行交织,得到交织后的比特,其中,所述交织器根据Polar码的输入比特长度和/或信息比特索引确定,所述Polar码的输入比特长度等于K;对所述交织后的比特进行Polar码编码,得到编码后的比特。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811068855.2/,转载请声明来源钻瓜专利网。

同类专利
  • 一种分布式排序方法以及采用该方法构成CRC辅助极化码连续消除列表译码器的方法-201610670263.2
  • 张川;杨俊梅;申怡飞;尤肖虎 - 东南大学
  • 2016-08-15 - 2019-10-11 - H03M13/09
  • 本发明公开了一种分布式排序方法,包括以下步骤:S1.1:由一个父节点扩展得到两个子节点,其中路径度量值较大的称为FC节点,路径度量值较小的称为NC节点;S1.2:采用步骤S1.1得到L个FC节点和L个NC节点,其中,L个FC节点的路径度量值构成数组PMFC,L个NC节点的路径度量值构成数组PMNC;S1.3:从数组PMFC中找出最小数,记为PML;再从数组PMNC中找出最大数,记为PM1;S1.4:如果PML>PM1,则最优候选节点为数组PMFC中的所有节点;否则,将PML对应的数与PM1对应的数交换,再返回步骤S1.3。本发明还公开了采用分布式排序方法构成CRC辅助极化码连续消除列表译码器的方法。本发明能够将计算复杂度从降低到将系统延时从kL2降低到kL。
  • 编码方法及编码设备-201811068855.2
  • 沈晖;李斌 - 华为技术有限公司
  • 2013-05-31 - 2019-09-20 - H03M13/09
  • 本发明提供一种编码方法及编码设备,其中,所述编码方法包括:将待编码的信息比特经由循环冗余校验CRC编码之后,输入用于由Polar码的构造参数决定的交织器,所述交织器用于对所述CRC编码后的比特进行交织,并输出交织后的比特;将输出的交织后的比特进行Polar码编码,得到编码后的Polar码。上述方法解决现有技术中用以解决现有技术中当Polar码较短或中等长度时,Polar码的最小码距不高的问题。
  • 一种极化码编译码方法-201611149243.7
  • 闫秦怀;于清苹;史治平 - 电子科技大学
  • 2016-12-14 - 2019-09-03 - H03M13/09
  • 本发明属于信道编码领域,具体涉及一种极化码编译码方法。本发明基于极化码的传统CRC辅助SCL译码方法以及分段CRC辅助的极化码编译码结构,提出了分段奇偶校验和CRC联合辅助的极化码编译码方法,该方法在编码端使用一种分段奇偶校验和CRC校验的信息校验结构进行编码产生码字,并且在译码端设计了对应分段奇偶校验和CRC校验辅助的极化码的译码算法,对接收的码字进行分段的译码校验,在性能损失很小的情况下,极大的节省了译码器的存储空间,有利于极化码的硬件实现。如果第一层或者前几层译码结束后奇偶校验或者CRC校验没有通过,该方法可以直接反馈并重传,而不需要等到全部译码结束的时候再重传,可以降低译码时延,有利于极化码在实时通信中的应用。
  • 编码、译码方法及设备-201810445339.0
  • 周悦;杜颖钢;李榕 - 华为技术有限公司
  • 2016-10-25 - 2019-07-09 - H03M13/09
  • 本发明实施例提供一种编码、译码方法及设备。该编码方法包括:发送端获取待编码的数据对应的polar编码后的数据长度;所述发送端根据所述编码后的数据长度和预设阈值,将所述待编码数据分成至少一段编码块;所述发送端对各所述编码块进行polar编码,并将编码后的数据传输至接收端。本发明实施例避免了过多的分段引入的数据传输性能损失的问题。
  • 使用极化码编码数据的方法和装置-201780057148.0
  • 张华滋;童佳杰;李榕;王俊;童文;葛屹群;刘小成;张公正;王坚;承楠;张其蕃 - 华为技术有限公司
  • 2017-09-13 - 2019-05-24 - H03M13/09
  • 本申请实施例提供基于子信道的行重将校验比特映射到所述子信道。所述子信道的行重可以视为克罗内克矩阵的相应行中“1”的数量,或者可以视为2的幂,其中,指数(即汉明权重)是子信道索引的二进制表示中“1”的数量(下文会进一步描述)。在一实施例中,为所述校验比特预留具有特定行重值的候选子信道。然后,可以将K个信息比特映射到K个剩余最可靠子信道,并且可以将多个(例如N–K个)冻结比特映射到剩余最不可靠子信道。进而,可以将所述校验比特映射到所述候选子信道,并且基于所述信息比特的函数确定校验比特值。
  • 一种CRC计算方法及装置-201380003207.8
  • 梅峰银;杨文斌 - 华为技术有限公司
  • 2013-12-31 - 2019-04-19 - H03M13/09
  • 一种CRC计算方法及装置,比较容易应用到灵活带宽以太网的场景。根据本发明实施例提供的技术方案,所述第一脉冲的二进制序列包括所述第一报文和所述第二报文。所述第一报文中的比特的数量不等于所述第二报文中的比特的数量。将所述第一报文分发到第一CRC计算电路。将所述第二报文分发到第二CRC计算电路。通过第一CRC计算电路计算得到所述第一报文的CRC。通过所述第二CRC计算电路得到所述第二报文的CRC。如果将上述技术方案应用到灵活以太网的上述应用场景中,则可以分别计算来自不同的发送器的不同长度报文的CRC。因此,上述技术方案可以较好的应用在灵活以太网的场景中。
  • 一种基于智能后处理的极化码BP译码算法-201811486824.9
  • 解桂贤;陈亦欧;凌翔 - 电子科技大学
  • 2018-12-06 - 2019-04-05 - H03M13/09
  • 本发明公开了一种基于智能后处理的极化码BP译码算法,其通过在传统的BP算法的基础上增加智能后处理步骤,具体的,当迭代译码的迭代次数到达最大迭代次数且未通过CRC校验时,则进入该智能后处理步骤,将利用每次迭代得到的信息而得到软信息作为每个比特的数据特征,并输入至预先训练好的基于深度神经网络的二分类器的中,得到一个错误比特集合和一个正确比特集合,并分别从错误比特集合和正确比特集合中选取估计比特信息进行信息翻转和赋值,将处理后估计比特信息的符号作为初始冻结位信息的符号,再根据调整后的初始冻结位信息以及收到的信道信息,重新执行迭代译码。因此,本发明虽然增加翻转次数与迭代次数,但能够明显地提升译码增益。
  • 模块化且可扩展的循环冗余校验计算电路-201480015715.2
  • 蒋蔚荣;高登·J·布莱诺;马克·B·卡尔森 - 吉林克斯公司
  • 2014-03-14 - 2019-03-29 - H03M13/09
  • 本发明揭示用于执行循环冗余校验的装置以及方法。例如,装置(100)具有用于将数据字分解成多个路径的分解器(105)。所述装置还具有多个循环冗余校验单元(110A‑110N)。所述单元中的每个单元用于处理所述路径中的相应一个路径。另外,所述单元(110A‑110N)中的每个单元包含用于输出在所述单元内结束的数据包的循环冗余校验值的第一输出端口(113A‑113N),以及用于输出在所述单元内起始或持续的数据包的循环冗余校验值的第二输出端口(112A‑112N)。
  • 产生多个循环冗余校验的方法和设备-201410452630.2
  • 法鲁克·汉;皮周月;张建中 - 三星电子株式会社
  • 2008-09-12 - 2019-01-04 - H03M13/09
  • 本发明提供了一种用于产生循环冗余校验(CRC)的方法和设备。在本发明的一个方面中,基于多个比特,使用选择的循环冗余校验生成多项式来计算多个循环冗余校验,基于具有特定比特排序的多个比特的第一子集来计算至少一个循环冗余校验,以及基于具有不同比特排序的多个比特的第二子集来计算至少另一循环冗余校验。比特的第二子集与比特的第一子集交叠。
  • 分段CRC辅助的极化码编译码方法-201510617954.1
  • 史治平;郭剑锋;田佳佳;刘强 - 电子科技大学
  • 2015-09-24 - 2019-01-01 - H03M13/09
  • 本发明属于信道编码领域,尤其涉及分段循环冗余校验码(Cyclic Redundancy Check,CRC)辅助校验的极化码编译码方法。本发明牺牲一定的信息比特来校验极化码从而提升译码性能,假设使用CRC的长度为K‑k比特,使用分段CRC校验,把信息平均分为M段,为k/M比特的信息加(K‑k)/M比特CRC校验信息就构成了每段的信息结构,如图2所示。信息比特经过编码、信道传输,最后对接收端的接受信息进行分段的SCL译码、校验,最大保存路径为L条。本发明可以降低时延,为实时通信带来很大的便利,节省了寄存器存储空间,为硬件实现提供很大的便利。
  • 一种基于极化码的参数捷变编码方法及系统-201810882895.4
  • 徐霞;张彩霞;张建忠;张运生;徐景轩 - 西安宝珑电气有限公司
  • 2018-08-06 - 2018-12-21 - H03M13/09
  • 本发明公开了一种基于极化码的码长可变或不变的参数捷变编码方法及系统。该码长不变的参数捷变编码方法包括:获取待生成的极化码码长;根据极化码码长选取预设的配置文件;获取用户信息比特个数;生成信息比特信道接口序号集合和固定比特信道接口序号集合;根据信息比特信道接口序号和固定比特信道接口序号生成第一集合;对第一集合中的元素进行重排列,得到第二集合;生成用户信息比特序号集合和系统校验比特序号集合;获取用户信息比特序列;由异或运算模块生成信息比特和系统校验比特;最终生成编码后的极化码。采用本发明的方法及系统,利用一套编译码器,仅通过读取配置文件就能够实现编译码参数在线捷变,有简单、易实现、快速灵活的优点。
  • 编码输入数据为极性码的方法及设备、解码方法及其设备-201810582490.9
  • 金大仙;金潣龟;金世亨 - 三星电子株式会社
  • 2018-06-07 - 2018-12-18 - H03M13/09
  • 本发明可提供一种将输入数据编码为极性码的方法,包含:通过将至少一个指定信息位添加到已基于输入数据产生的信息位来产生未冻结位,通过将未冻结位指配到与具有编码器和解码器都已知的值的冻结位相比可靠性更高的极化子信道来对未冻结位和冷冻位重新排序,以及通过极性编码重新排序的结果来产生码字。所述至少一个指定信息位可能具有编码器和解码器都已知的值。本发明可提供编码输入数据的设备、解码方法及其设备。
  • 一种循环冗余校验方法、设备及存储介质-201711472801.8
  • 高剑;冯建科;郭士瑞;袁科学;蒋常斌;李杰;阎伟 - 北京自动测试技术研究所
  • 2017-12-29 - 2018-06-29 - H03M13/09
  • 本发明公开了一种循环冗余校验方法、设备及存储介质。其中,该循环冗余校验方法包括如下步骤:将第一校验码CSAi‑1和第二校验码CSBi‑1作为数据序列Pi的初值与数据序列构成输入数据序列;分别进行CRC第一校验模式和CRC第二校验模式的校验,得到第一校验码CSAi和第二校验码CSBi,将第一校验码CSAi与上一个数据序列Pi‑1的第二校验码CSBi‑1连接到一起构成新数据序列;对构成的新数据序列再进行CRC第一校验模式的校验,得出数据序列Pi的校验码;计数器的数值逐一增加,重复上述步骤,直至所有传输的数据序列全部校验完成,得到所有数据序列的校验码。该方法避免了传统CRC32异或运算的信息丢失,在不增加资源消耗的基础上,提高了校验的准确性。
  • 基于FPGA的并行循环冗余校验运算电路-201210347751.1
  • 张坚;何健 - 国核自仪系统工程有限公司
  • 2012-09-18 - 2018-06-22 - H03M13/09
  • 一种基于FPGA的并行循环冗余校验运算电路,涉及数据校验技术领域,所解决的是提高计算灵活性的技术问题。该电路包括多项式矩阵计算模块、单位矩阵输出模块、系统矩阵计算模块、并行CRC运算模块;将生成多项式输入多项式矩阵计算模块,通过多项式矩阵计算模块高效地计算出生成多项式矩阵的m次幂运算结果,利用系统矩阵计算模块中的二输入选择器件在线选择两种阶数的生成多项式阶数,利用系统矩阵计算模块输出的系统矩阵,使得并行CRC运算模块能在实现两种输入位宽的CRC运算。本发明提供的电路,改变生成多项式时,不需要重新计算CRC运算所需的系统矩阵。
  • 用于创建不对称校验和的设备和方法-201680053942.3
  • H.阿绍尔 - 西门子股份公司
  • 2016-07-29 - 2018-06-08 - H03M13/09
  • 本发明涉及一种用于通过第一通信伙伴(200)计算机辅助地创建不对称校验和的方法,其中处理器(211)实施随后的方法步骤。第一方法步骤(105),用于借助于双射映射(G)从第一校验和(c1)计算映射校验和(c'),其中来自所有可能的校验和(C)的集合的第一校验和(c1)借助于第一函数(F1)分别被分配给来自所有可能的消息(M)的集合的一个消息(m),第一校验和(c1)尤其是通过将所有可能的校验和(C)的集合通过第二函数(F2)映射到第一集合(CA)上来整理。第二方法步骤(110),用于将限定了双射映射(G)的反函数(G‑1)的信息分配给至少一个第二通信伙伴(300),其中借助于反函数(G‑1)从映射校验和(c')中计算第一校验和(c1)。第三方法步骤(115),用于将映射校验和(c')和消息(m)传送给至少一个第二通信伙伴(300)。
  • 一种面向128位并行输入的CRC‑32校验电路-201510504485.2
  • 赵坤鹏;陈庆宇;吴龙胜;马徐瀚 - 中国航天科技集团公司第九研究院第七七一研究所
  • 2015-08-17 - 2018-04-20 - H03M13/09
  • 本发明提供的一种面向128位并行输入的CRC‑32校验电路,通过基于预处理矩阵的硬件电路对4组32位并行数据分别进行编码,对CRC寄存器中的CRC值进行多级编码操作。将得到的各级编码结果分别与4组并行数据的预处理结果进行异或运算,在整数字节编码模块中对数据和各级CRC值编码结果进行进一步编码运算得到非整字的编码结果,最终通过next_crc选择模块选择出最终的编码结果,通过反相器得到CRC值,通过比较器得到校验结果。在不增加硬件成本、不降低整体系统性能的基础上,提供了高效率的CRC编解码电路,大大提高了实时处理数据的速度和数据传输效率,能够实现对128位以内的8*N位并行数据的CRC编码校验。
  • 极性码的译码方法和译码装置-201310152544.5
  • 李斌;沈晖 - 华为技术有限公司
  • 2013-04-27 - 2018-04-17 - H03M13/09
  • 本发明实施例提供一种Polar码的译码方法和译码装置。该方法包括将长度为N的第一Polar码分为s个第二Polar码,其中每个第二Polar码的长度为N/s,N和s为2的整数幂且N>s;并行地对s个第二Polar码进行List译码的路径分裂,并在路径分裂后对s个第二Polar码的分裂的路径进行合并,从而得到长度为N的多条合并路径;选择长度为N比特的多条合并路径中的第一合并路径,第一合并路径为长度为N比特的多条合并路径中路径度量值最大的路径或者为长度为N比特的多条合并路径中通过循环冗余校验CRC的路径;根据第一合并路径,得到第一Polar码的译码结果。这样能够提高Polar码的译码吞吐量,减少译码延迟。
  • 编码、译码方法及设备-201610938509.X
  • 周悦;杜颖钢;李榕 - 华为技术有限公司
  • 2016-10-25 - 2017-11-10 - H03M13/09
  • 本发明实施例提供一种编码、译码方法及设备。该编码方法包括发送端获取待编码的数据对应的polar编码后的数据长度;所述发送端根据所述编码后的数据长度和预设阈值,将所述待编码数据分成至少一段编码块;所述发送端对各所述编码块进行polar编码,并将编码后的数据传输至接收端。本发明实施例避免了过多的分段引入的数据传输性能损失的问题。
  • 具有免受侧信道攻击保护的循环冗余校验方法-201380022194.9
  • M·罗瑟莱特;V·文森特 - 英赛瑟库尔公司
  • 2013-03-26 - 2017-09-22 - H03M13/09
  • 本发明涉及一种用于处理二进制数据项(D)的方法,包括借助于生成多项式(PC)来计算针对所述数据项的循环冗余校验码的步骤,其中所述计算所述循环冗余校验码的步骤包括以下步骤使用随机的二进制掩码(R2)对所述数据项进行掩盖,所述随机的二进制掩码(R2)是所述生成多项式的倍数,以及从所述掩盖的数据项(D2)来生成针对所述数据项的所述循环冗余校验码,掩盖过程在于使所述随机二进制掩码(R2)与所述二进制数据项相加。
  • 用于对带反馈的并行输入数据执行流水操作的方法和设备-201280074940.4
  • 匡启成;商黔林 - 上海贝尔股份有限公司
  • 2012-07-27 - 2017-08-01 - H03M13/09
  • 所声明的主题的实施例提供了一种对带反馈的输入数据执行流水操作的方法和设备。该设备的一个实施例包含基于第一时钟循环的输入数据来确定第一函数的值的第一逻辑电路。第一逻辑电路包含在一个时钟循环内执行第一函数的值的子集计算的流水级。该设备也包含基于在第一时钟循环之前的第二时钟循环的第三函数的值来确定第一时钟循环的第二函数的值的第二逻辑电路。该设备进一步包含通过结合第一时钟循环的第一和第二函数的值,确定第一时钟循环的第三函数的值的第三逻辑电路。
  • 一种用于连续MBU检测的Hsiao编码校验矩阵生成方法-201410649686.7
  • 陈庆宇;吴龙胜;石文侠 - 中国航天科技集团公司第九研究院第七七一研究所
  • 2014-11-14 - 2017-07-25 - H03M13/09
  • 本发明公开了一种用于连续MBU检测的Hsiao编码校验矩阵生成方法,该方法首先根据汉明不等式确定所需的校验码位宽L,然后列出基于L位校验码、符合Hsiao编码规范的列向量形成搜索空间,并根据列向量中1的个数对搜索空间优先级排列;其次初始化校验矩阵,再次根据实际需要检测的连续翻转位数i,分别利用搜索和判别函数尽量从高优先级搜索空间取得合法的列向量补充到校验矩阵中,最后生成符合要求的校验矩阵。基于此校验矩阵的纠检错电路,在未增加传统SEC‑DED校验电路的延迟的前提下,可检测连续多位数据翻转,应对宇航用处理器Cache的MBU现象,适宜Cache可靠性加固方案的应用。
  • 使用CRC的突发差错校正-201580042301.3
  • C·陈;A·V·金焦利;H·文卡塔查里 - 高通股份有限公司
  • 2015-07-30 - 2017-05-10 - H03M13/09
  • 用于在无线通信中恢复来自控制信道的数据的装置和方法。经解码码字通过卷积解码获得,该经解码码字包含CRC码字的估计。利用CRC码的奇偶校验矩阵来计算该CRC码字的第一校正子。如果该第一校正子为非零,则该装置基于传送与接收之间的已知干扰时段来确定CRC码字内的差错模式的位置S和长度K,假定在该干扰时段期间有差错突发。基于S、K和CRC的奇偶校验矩阵来形成线性方程组。该装置确定线性系统的解,其中该解包括所估计的差错模式。恢复出的码字可通过从经解码码字中移除所估计的差错模式来确定。
  • 一种用于脉冲干扰信道下Turbo码的译码方法-201410064544.4
  • 姜明;徐逸佳;赵春明;梁霄;黄鹤 - 东南大学
  • 2014-02-26 - 2017-04-05 - H03M13/09
  • 本发明公开了一种用于脉冲干扰信道下Turbo码的译码方法,所述译码方法采用五折线拟合法将信道输出的软信息拟合为Turbo码输入的比特似然比再进行Turbo码译码;其中,五折线拟合法用于将信道输入的信息划分到五个区间,并且每个区间内的信息都用直线进行拟合。所述译码方法与现有技术相比,所述五折线拟合法对Turbo码译码器的输入信息进行处理,充分利用了该信息,进一步提高了译码性能。所述的Turbo码译码方法,仅需存储极少优化参数信息和对信道输出软信息做少量乘加运算,在计算复杂度或时间复杂度仅增加极少的条件下,较大地提高了译码性能,从而提高了整个系统的吞吐率。
  • 双副载波模式信号解码器-201310250197.X
  • 王吉健 - 上海华虹集成电路有限责任公司
  • 2013-06-21 - 2017-03-15 - H03M13/09
  • 本发明公开了一种解码ISO/IEC15693协议中读卡器发送的双副载波模式信号解码器,包括一边沿检测电路、一副载波周期检测电路、一副载波长度计时器、一帧头检测电路、一帧尾检测电路、一数据解码有效标志产生电路、一数据解码电路、一状态标志产生电路和一接收信号编码错误检测逻辑电路。利用副载波的两个相同边沿的间隔来检测副载波频率;通过抽样的方法得到编码周期内的副载波频率;用检测出的编码周期内的副载波频率,对照ISO/IEC15693协议规定的编码规律,来检测帧头,帧尾,对数据解码以及产生编码错误标志;用状态标志产生电路来区分接收帧头阶段,接收数据阶段与接收帧尾阶段。本发明能有效提高其抗干扰性能。
  • 译码方法及装置-201110177460.8
  • 杜文亮 - 中兴通讯股份有限公司
  • 2011-06-28 - 2017-03-15 - H03M13/09
  • 本发明公开了一种译码方法及装置。其中,该方法包括第一译码器对物理下行控制信道的软信息进行译码,得到第一译码结果及物理下行控制信息的属性信息;第二译码器根据物理下行控制信息的属性信息对上述软信息进行译码,得到第二译码结果;将第一译码结果与第二译码结果进行比较,在第一译码结果与第二译码结果一致的情况下,确定第一译码器对软信息进行译码成功。通过本发明,可以提高物理下行控制信道(PDCCH)译码的准确性和用户设备的系统性能。
  • 单副载波模式信号解码器-201310250634.8
  • 王吉健 - 上海华虹集成电路有限责任公司
  • 2013-06-21 - 2017-03-15 - H03M13/09
  • 本发明公开了一种解码ISO/IEC15693协议中读卡器发送的单副载波模式信号解码器。包括一数字累加器,一边界检测电路,一副载波判决电路,一帧头检测电路,一数据解码有效标志产生电路,一数据解码电路,一帧尾检测电路,一状态标志产生电路,一接收编码错误检测逻辑电路;利用数字累加器对半个数据编码周期内的副载波高电平信号进行累加,通过累加值得到编码周期内的副载波在编码周期内的存在位置,然后对照ISO/IEC15693协议规定的编码规律,利用状态标志产生电路,来检测帧头,帧尾,对数据解码以及产生编码错误标志。本发明能有效提高其抗干扰性能。
  • 一种极化码的编解码方法-201610608501.7
  • 李世宝;卢丽金;张文斌;刘亚军;刘建航;陈海华;黄庭培 - 中国石油大学(华东)
  • 2016-07-29 - 2016-12-07 - H03M13/09
  • 本发明提供了一种极化码的编解码方法,所述方法在编码端对SCL编码数据包进行分块,对每一块数据分别加入CRC校验位;在译码端针对码树上的路径搜索结构,首先删除度量值不符合条件的候选路径,然后对当前译码所处的位置进行判断,如果处于CRC校验位置则再进行CRC校验,从剩余候选路径中删除未能通过校验的路径,当译码扩展到叶节点时,选择通过CRC校验同时度量值最大的一条路径作为正确的译码路径。该方法通过CRC校验与传统度量值删除路径思想的结合,避免了对错误路径的重复搜索,从而极大降低了极化码的译码复杂度。
  • CCIe协议上的错误检测能力-201480055750.7
  • S·森戈库 - 高通股份有限公司
  • 2014-10-09 - 2016-08-24 - H03M13/09
  • 提供了一种设备,包括共享总线、从设备和主设备。从设备可耦合至共享总线。主设备可耦合至控制数据总线并且被适配成管理共享总线上的通信。共享总线上的传输是被编码到三进制数中的多个比特,这些三进制数随后被转码成码元以供传输,并且该多个比特中的3个最低有效位或者最低有效位被用于传输的错误检测。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top