[发明专利]兼容PCIE与SATA线路的主板电路在审

专利信息
申请号: 201810558681.1 申请日: 2018-06-01
公开(公告)号: CN110554990A 公开(公告)日: 2019-12-10
发明(设计)人: 张维;赵志勇;王太诚 申请(专利权)人: 鸿富锦精密工业(武汉)有限公司;鸿海精密工业股份有限公司
主分类号: G06F15/78 分类号: G06F15/78;G06F17/50
代理公司: 44334 深圳市赛恩倍吉知识产权代理有限公司 代理人: 刘永辉;饶智彬
地址: 430205 湖北省武汉市东*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种兼容PCIE与SATA线路的主板电路,包括一连接器、一芯片集及一切换开关。所述切换开关的第一输出端电连接于所述芯片集的SATA信号端,所述切换开关的第二输出端电连接于所述芯片集的PCIE信号端;当所述切换开关侦测到一SATA设备插接到所述连接器时,所述切换开关选通所述输入端与所述第一输出端之间的通道,实现SATA信号传输;当所述切换开关侦测到一PCIE设备插接到所述连接器时,所述切换开关选通所述输入端与所述第二输出端之间的通道,实现PCIE信号传输。上述兼容PCIE与SATA线路的主板电路,可根据插接的PCIE信号设备和SATA信号设备选择对主板上的PCIE线路和SATA线路进行切换。
搜索关键词: 切换开关 连接器 芯片集 输出端电连接 主板电路 输出端 输入端 选通 侦测 兼容 设备选择 传输 插接 主板
【主权项】:
1.一种兼容PCIE与SATA线路的主板电路,包括一连接器及一芯片集,其特征在于:所述主板电路还包括与所述连接器电连接的切换开关,所述切换开关包括输入端、第一输出端及第二输出端,所述第一输出端电连接于所述芯片集的SATA信号端,所述第二输出端电连接于所述芯片集的PCIE信号端;当所述切换开关侦测到一SATA设备插接到所述连接器时,所述切换开关选通所述输入端与所述第一输出端之间的通道,以实现SATA信号传输;当所述切换开关侦测到一PCIE设备插接到所述连接器时,所述切换开关选通所述输入端与所述第二输出端之间的通道,以实现PCIE信号传输。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于鸿富锦精密工业(武汉)有限公司;鸿海精密工业股份有限公司,未经鸿富锦精密工业(武汉)有限公司;鸿海精密工业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810558681.1/,转载请声明来源钻瓜专利网。

同类专利
  • SoC频率控制方法、装置、终端及存储介质-201810861891.8
  • 陈岩 - OPPO广东移动通信有限公司
  • 2018-08-01 - 2020-02-14 - G06F15/78
  • 本申请实施例公开了一种SoC频率控制方法、装置、终端及存储介质,一种SoC频率控制方法,应用于终端设备,包括:根据当前应用所需资源,确定当前应用所需的SoC资源以及SoC资源的工作频率范围;使用当前应用所需的SoC资源,在工作频率范围内运行当前应用。本申请实施例提供的SoC频率控制方法、装置、终端及存储介质,能够使终端设备中的应用被流畅的运行,提高了用户的使用体验。
  • 多片多核处理器的缓存一致性操作方法及多片多核处理器-201610177729.5
  • 顾雄礼;方磊;刘鹏;胡琪 - 华为技术有限公司
  • 2016-03-25 - 2020-02-14 - G06F15/78
  • 本发明实施例公开了一种多片多核处理器的缓存一致性维护方法以及多片多核处理器,其中方法包括:接收针对第一数据块的写请求,该写请求由第一处理器芯片中第一处理器核发送,且该写请求包括第一数据块的标识以及待写入数据;根据第一数据块的标识,在第一处理器芯片中的片上目录查询到和第一数据块对应的片上目录的表项,从查询的片上目录的表项中确定存储第一数据块的处理器核的核标识,向核标识对应的处理器核发送删除第一数据块的指令消息;根据片上目录表项中的片上独有标识确定所述第一数据块是第一处理器芯片独有时,不发送针对第一数据块的片间目录查询请求;指示第一处理器核将待写入数据写入到第一处理器核内的私有缓存中。
  • 一种FPGA芯片及其配置方法-201911003376.7
  • 周垣;林晓志;王仙芳;胡涛 - 广东高云半导体科技股份有限公司
  • 2019-10-22 - 2020-02-14 - G06F15/78
  • 本发明公开了一种FPGA芯片及其配置方法,所述FPGA芯片的配置方法包括:在FPGA芯片上电时,接收用户配置信息,并将所述用户配置信息转换成初始化配置信息;根据所述初始化配置信息进行数据总线编址,生成第一IP核配置信息;在检测到所述IP核的目标IP核地址与所述第一IP核配置信息中的第一IP核地址匹配时,读取与所述第一IP核地址匹配的所述第一IP核配置信息中的所述第一IP核数据,并将读取的所述第一IP核数据写入与所述目标IP核地址对应IP核的寄存器中。本发明实现了FPGA芯片配置的灵活性和可控制性,并降低了成本。
  • 一种适用范围广的单片机安装座-201920947410.5
  • 雷润林 - 兰州英泰莱智企业管理咨询有限公司
  • 2019-06-21 - 2020-02-14 - G06F15/78
  • 本实用新型公开了一种适用范围广的单片机安装座,涉及电子元件配件技术领域,本实用新型包括空心底座,空心底座内设置有夹紧机构,夹紧机构两端均铰接有夹板,夹紧机构可带动两夹板同向移动或背向移动,空心底座顶部开设有两条通槽,两夹板顶部穿过对应通槽并伸出空心底座,两夹板可在对应通槽内左右移动,单片机放在空心底座顶部并位于两夹板之间,本实用新型具有结构简单、操作方便快捷、适用范围广的优点。
  • 一种芯片内点对点互连总线访问屏蔽系统和方法-201710080269.9
  • 胡永华;侯宁;周帅 - 合肥芯荣微电子有限公司
  • 2017-02-15 - 2020-02-11 - G06F15/78
  • 本发明公开了一种芯片内点对点互连总线访问屏蔽系统和方法,通过记录写控制通道上已传输的有效命令数量a和写数据通道上已传输的有效命令数量b,当检测到外部系统发送的总线屏蔽请求时,屏蔽总线的读控制通道命令,并向外部系统发送读访问屏蔽响应信号,当检测到外部系统发送的总线屏蔽请求时,比较a和b的大小,再根据写访问总线屏蔽策略屏蔽总线的写控制通道命令和写数据通道命令,并向外部系统发送写访问屏蔽响应信号,本发明设计的总线屏蔽系统结构简单,总线屏蔽过程迅速,大大减少了繁琐的软件延迟等待所有总线访问结束带来的时间成本。
  • 片上系统-201910849550.3
  • 崔明章;刘锴;马得尧;李锋 - 广东高云半导体科技股份有限公司
  • 2019-09-09 - 2020-02-07 - G06F15/78
  • 本发明涉及半导体芯片领域,公开了一种片上系统,包括MCU内核、FPGA内核和系统总线;所述系统总线,与所述FPGA内核以及所述MCU内核连接,用于实现所述MCU内核与所述FPGA内核的交互;所述FPGA内核包括与所述系统总线连接的ADC模数转换单元,所述ADC模数转换单元用于接收外部设备提供的模拟信号,将所述模拟信号转化为第一数字信号,并将所述第一数字信号通过所述系统总线发送给所述MCU内核。本发明提供的片上系统具有模数转换功能,可降低芯片设计的复杂性,缩短产品开发周期,降低产品开发成本。
  • 片上系统-201920249117.1
  • Y·埃尔库拉斯萨尼;P·瓦尔德奈雷;E·阿尔迪克维里 - 意法半导体(鲁塞)公司
  • 2019-02-27 - 2020-02-07 - G06F15/78
  • 本公开涉及片上系统。例如,互连电路包括多个输入接口和多个输出接口。多个源设备分别耦合至输入接口。目标设备具有分别耦合至输出接口的多个访问端口。每个源设备被配置为将事务传递至目标设备。可编程控制电路被配置为向互连电路传送指定分配给该源设备的访问端口的控制字。互连电路被配置为将事务从对应的输入接口路由至耦合到该访问端口的输出接口并将事务传递至访问端口,传递至访问端口的每个事务的内容与由源设备传送的对应事务的内容相同,而与所选择的访问端口无关。
  • 一种数据采集设备-201921170710.3
  • 王海燕;冯长柱 - 北京慧眼智行科技有限公司
  • 2019-07-24 - 2020-02-07 - G06F15/78
  • 本实用新型公开了一种数据采集设备,所述数据采集设备包括至少一个上层电路板和至少一个底层电路板,所述底层电路板上设置有单片机和现场可编程门阵列FPGA,其中,所述单片机与所述FPGA通信连接,所述底层电路板与所述上层电路板以插针与插座的连接方式进行通信连接,所述上层电路板设置有至少一个与传感器进行通信连接的接口,通过固定底层电路板和选用具备不同应用功能的上层电路板,满足了不同应用场景对数据采集的功能需求,大大降低了开发的时间成本、开发费用和制板费用。
  • 一种基于国产CPU平台的主控系统架构方案-201910832602.6
  • 王红娟;王然;王金鹏 - 浪潮金融信息技术有限公司
  • 2019-09-04 - 2020-02-04 - G06F15/78
  • 本发明公开了一种基于国产CPU平台的主控系统架构方案,包括板级架构和系统架构;所述板级架构包括核心单元、接口单元和连接器;所述核心单元由CPU、桥片、DDR接口、硬盘接口、固件存储和电源管理组成;所述接口单元由各类接口连接器及外围电路组成;所述核心单元与接口单元通过连接器连接,共同构成主控板;所述系统架构包含机箱、导轨、核心单元和接口单元;所述核心单元可通过导轨与接口单元进行快速装配或更换;本发明可实现快速更换核心单元或接口单元,实现配置改动、CPU方案改动或接口类型及数量改动,方便配置升级,可实现不同CPU平台之间或同一CPU平台内不同型号之间快速切换,缩短定制开发周期和成本。
  • 一种在FPGA中部署算子的方法、设备及介质-201910921893.6
  • 张静东;王峰 - 苏州浪潮智能科技有限公司
  • 2019-09-27 - 2020-02-04 - G06F15/78
  • 本发明公开了一种在FPGA中部署算子的方法,包括以下步骤:设置包括多个一级部分重配置区域和对应的二级部分重配置区域的配置文件;接收并解析部分重配置文件;根据部分重配置文件所需要的资源在配置文件中匹配对应大小的一级部分重配置区域,并在FPGA中加载一级部分重配置区域;以及根据部分重配置文件中算子的数量和每个算子所需要的资源的组合,在配置文件的一级部分重配置区域中匹配相应的二级部分重配置区域的组合,并在FPGA中加载相应的二级部分重配置区域。本发明还公开了一种计算机设备和可读存储介质。本发明的方案通过设计两级部分重配置区域,可以降低不同kernel算法在FPGA内同时实现时的依赖关系,提高FPGA内硬件资源的利用率。
  • 可编程边缘计算芯片模组及数据处理方法-201911024797.8
  • 朱波 - 无锡漫途科技有限公司
  • 2019-10-25 - 2020-02-04 - G06F15/78
  • 本发明公开了一种可编程边缘计算芯片模组及数据处理方法,涉及芯片设计领域,本发明提供的可编程边缘计算芯片模组内部集成的算法所需逻辑、参数可灵活设置,以实现不同的边缘计算要求,用户所需处理的数据可以通过芯片模组本体的硬件数据通信接口输入到可编程主控芯片中进行处理,芯片模组本体可以根据预设的逻辑参数自动输出计算结果,并将计算结果返回给数据加工请求端,实现边缘计算功能,大大降低了物联网终端设备边缘计算应用的开发难度,本发明提供的可编程边缘计算芯片模组可以作为一体化的芯片即插即用地应用于终端产品设计中,有利于提高终端产品的应用范围和价值。
  • 用于显控设备的国产高集成度核心板-201921330094.3
  • 李玉东;巩汉臣;郭灵儿;张小佩;李昂 - 北京第六宇速科技有限公司
  • 2019-08-16 - 2020-02-04 - G06F15/78
  • 本实用新型公开了用于显控设备的国产高集成度核心板,包括核心板,核心板上包括主控模块、FPGA、专用视频处理器、功能子卡接插件和存储子卡接插件,核心板单板集成FPGA、CPU、独立显卡及专用视频处理器等显控设备应用所需的核心处理器件,通过合理搭配各处理器间的互连关系,可覆盖绝大多数显控应用需求,用户可以根据不同的任务特性将任务合理分配到不同的处理器上处理,达到最优的处理显示效果,使基于核心板的系统应用构建十分灵活,此外,核心板通过FPGA和功能及存储子卡接插件扩展对外接口及板载存储,使核心板可以根据应用需求灵活扩展对外接口,核心板的关键处理器件全部采用国产器件,降低了对国外的技术依赖。
  • 一种可重构处理器和可重构处理器系统-201910990217.4
  • 王卫兵 - 辰芯科技有限公司
  • 2019-10-17 - 2020-01-31 - G06F15/78
  • 本发明实施例公开了一种可重构处理器和可重构处理器系统,其中该可重构处理器包括:硬件消息管理模块、内存管理单元和算术逻辑运算单元,内存管理单元分别与硬件消息管理模块、算术逻辑运算单元连接;其中硬件消息管理模块用于读取和解析至少一个硬件消息,并对各硬件消息的优先级进行配置,将硬件消息通过内存管理单元存储至内存中;算术逻辑运算单元用于按照配置的优先级执行硬件消息。本发明实施例提供的可重构处理器,通过硬件消息管理模块可以读取和解析外部的多个硬件消息,并进行优先级的配置,进而按照优先级执行硬件消息,使得可重构处理器的处理性能得到提高,并且降低了功耗。
  • 定位控制集成处理器-201920720366.4
  • 李俊;周雷 - 江苏唐恩科技有限公司
  • 2019-05-20 - 2020-01-31 - G06F15/78
  • 本实用新型涉及一种定位控制集成处理器,包括GPS定位模块、数据通讯模块、IO接口模块、显示模块以及微控制单元;所述的GPS定位模块和数据通信模块分别通过USB转串口模块以及USB HUB扩展模块与微控制单元连接;所述的IO接口单元和显示单元分别连接微控制单元;所述的USB HUB扩展模块连接排针。本实用新型将两台接收器和一台控制器集成到一个控制模块里,达到了降低成本,减少空间,降低工作量,降低故障风险的目的。
  • 用于片上系统的事务路由-201910640023.1
  • Y·埃尔库拉斯萨尼;P·瓦尔德奈雷;E·阿尔迪克维里 - 意法半导体(鲁塞)公司
  • 2019-07-16 - 2020-01-24 - G06F15/78
  • 本公开的实施例涉及用于片上系统的事务路由。一种片上系统包括互连电路,该互连电路包括至少p个输入接口和至少k个输出接口、分别耦合到p个输入接口的p个源设备、以及分别耦合到k个输出接口并且属于包括一个或多个目标设备的目标的k个访问端口。每个源设备被配置为经由访问端口中的一个访问端口而将事务递送到目标。每个访问端口的相关联的存储器被配置为临时存储由访问端口接收的事务。目标被配置为针对每个访问端口来递送填充信号,该填充信号表示该访问端口的相关联的存储器的当前填充水平。控制电路被配置为从访问端口接收填充信号,并且取决于当前填充水平来选择有资格接收事务的访问端口。
  • 片上系统及片上系统的设备隔离方法-201910959195.5
  • 张璐;冯彦朝;郭御风;马卓;胡乔乔;张旭;刘艳丽;胡权;陈志强;朱明帅;王振江;张明 - 天津飞腾信息技术有限公司
  • 2019-10-10 - 2020-01-24 - G06F15/78
  • 本发明提供了一种片上系统及片上系统的设备隔离方法,其中该片上系统包括:多个主设备,所述多个主设备中的每一主设备均设置有与该主设备对应的设备编号,不同类型的主设备对应的设备编号不相同;多个从设备,所述多个从设备中的每一从设备的控制器内均设有标识寄存器,所述标识寄存器的多个标识位与所述多个主设备对应的多个设备编号一一对应,所述标识寄存器的每一标识位均用于表征该标识位对应的主设备是否具有访问该标识寄存器所属从设备的权限。本发明能有效防止主设备对其不应该访问的从设备进行访问,提高片上系统的安全性。
  • 片上系统及其接口数据处理方法和装置-201910952828.X
  • 刘锴;崔明章;徐庆嵩;李秦飞 - 广东高云半导体科技股份有限公司
  • 2019-10-09 - 2020-01-24 - G06F15/78
  • 本发明公开了一种片上系统及其接口数据处理方法和装置,所述片上系统的接口数据处理方法包括:获取包含状态信息和数据信息的接口数据处理信号,根据状态信息确定接口数据处理信号对应的工作状态类型;在工作状态类型为下载状态时,对数据信息进行解码以获取下载数据以及模块类型;所述模块类型包括与MCU内核对应的MCU模块类型以及与FPGA内核对应的FPGA模块类型;将下载数据写入与模块类型对应的MCU内核的存储器或者FPGA内核的存储器中。本发明实现了MCU内核和FPGA内核的下载或调试模式的自动切换,节省了片上系统的端口资源,其操作简便,避免了MCU内核和FPGA内核的选择错误或模式选择错误造成的片上系统的烧写错误。
  • 一种智能型避雷器动作信息记录装置-201920966484.3
  • 吕泽承;朱时阳;杨健;蒋圣超;夏小飞;苏毅 - 广西电网有限责任公司电力科学研究院
  • 2019-06-25 - 2020-01-21 - G06F15/78
  • 本实用新型涉及电子技术领域,具体涉及一种智能型避雷器动作信息记录装置,包括电流传感器、信号放大积分模块、信号触发记录模块、处理器、时钟模块、太阳能供电电路、蓝牙模块;装置采用电信号驱动双稳态继电器动作的方式记录避雷器动作信息,双稳态继电器置位时,处理器被唤醒,退出休眠待机状态,避雷器动作信息记录和存储被存储,同时,对双稳态继电器进行复位,等待下一次避雷器动作触发,处理器重新转入待机休眠状态,整个记录过程,每次处理器唤醒工作时间约一秒钟。
  • 基于现场可编程门阵列的自动化动态重构方法及系统-201910525400.7
  • 曹越;刘霖;许士杰 - 中国科学院电子学研究所
  • 2019-06-18 - 2020-01-17 - G06F15/78
  • 本发明公开了一种基于现场可编程门阵列的自动化动态重构方法及系统,该自动化动态重构方法包括:编写模块化的设计代码,包括算法优化和代码编写;以及编写批处理脚本结合EDA软件自动处理该设计代码,包括代码综合、资源布局、资源布线、生成bit文件和生成MCS文件。基于该实现动态重构的软件开发流程,还提供了应用于该方法的自动化动态重构系统。本发明提供的该基于现场可编程门阵列的自动化动态重构方法及系统,在实现高复杂度算法时分时复用FPGA资源,改善了传统FPGA开发流程中处理资源不能充分利用的缺点;同时,其自动化脚本及模块化代码设计,提高了FPGA设计的实现效率,提高了代码可移植性。
  • 一种基于FPGA的重构装置-201910767845.6
  • 李永配;张宏;方伟;陆振善;李浙伟;王标荣;杨银昌 - 浙江大华技术股份有限公司
  • 2019-08-20 - 2020-01-17 - G06F15/78
  • 本发明涉及一种基于FPGA的重构装置。包括主控模块、FPGA模块、第一储存模块以及第二储存模块,其中第一储存模块与FPGA模块通信连接,其中第二储存模块与所述主控模块通信连接。在所述装置上电后,所述FPGA模块从所述第一储存模块中获取所述外设程序并进行加载;所述主控模块用于接收用户输入的控制指令,并根据所述控制指令从第二储存模块中获取相应的内核程序,将所述内核程序加载到所述FPGA模块中,以使所述装置正常工作。这样使得FPGA装置在实际操作过程中,更新效率以及灵活度都得到提高。
  • 一种基于FPGA内部IDDR和ODDR电路的管脚复用装置及方法-201910858177.8
  • 许晓红;刘亮;王硕;高红光;赵冠一;郑方;石嵩;吕晖 - 无锡江南计算技术研究所
  • 2019-09-11 - 2020-01-17 - G06F15/78
  • 本发明涉及大规模FPGA验证平台实现技术领域,具体为一种基于FPGA内部IDDR和ODDR电路的管脚复用装置及方法。一种基于FPGA内部IDDR和ODDR电路的管脚复用装置,包括输入输出单元,以IDDR电路作为输入、ODDR电路作为输出。一种基于FPGA内部IDDR和ODDR电路的管脚复用方法,包括1)采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元。本申请采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元,实现多FPGA片间的信号传输,有效控制了输入输出的延迟一致性;FPGA片间仅传输数据信号,不传输倍频发送时钟,其数据通过本地时钟产生的倍频接收时钟进行采样接收,该电路通过动态配置接口来调节接收时钟的相位,从而实现不同传输延迟下的可靠传输。
  • 一种微信小程序开发辅助装置-201910890351.7
  • 程海健 - 安徽信果网络科技有限公司
  • 2019-09-19 - 2020-01-17 - G06F15/78
  • 本发明公开了一种微信小程序开发辅助装置,包括外部系统模块,所述外部系统模块的输出端与外部网络模块的输入端连接,所述外部网络模块的输出端与内部网络模块的输入端连接,并且内部网络模块的输出端与中央处理器的输入端连接,所述中央处理器的输入端与本地通信模块的输出端连接,本发明涉及小程序开发辅助技术领域。该微信小程序开发辅助装置,能够对该装置进行一定的安全防护,大大的提高了该装置整体的实用性,避免了该装置的损坏,且避免了信息的泄露,保护使用者的使用安全,增加了该装置整体的使用寿命,实用性强,能够对中央处理器内部的信息进行存储和备份,避免了中央处理器内部的信息的丢失。
  • 具有可编程多上下文加速器电路的系统-201910457411.6
  • U.Y.卡凯亚;P.马罗利亚;J.D.芬德;S.纳达瑟;N.基特卢尔;杨郁玲;D.A.蒙代 - 英特尔公司
  • 2019-05-29 - 2020-01-07 - G06F15/78
  • 本发明涉及具有可编程多上下文加速器电路的系统。提供了一种系统,其包括耦合到可编程加速协处理器的主处理器。协处理器可以包括用于实现物理功能和多个相关联的虚拟功能的逻辑。协处理器可以包括被配置成执行管理功能的静态可编程资源接口电路(PIC)和一个或多个部分重配置区域,其每个可以加载有加速器功能单元(AFU)。AFU还可以被划分为AFU上下文(AFC),其每个可以被映射到虚拟功能之一。PIC使得能够实现硬件发现/枚举和设备驱动器的加载,使得维持安全隔离和接口性能。
  • 一种存储芯片-201510289518.6
  • 景蔚亮 - 上海新储集成电路有限公司
  • 2015-05-29 - 2020-01-07 - G06F15/78
  • 本发明涉及半导体集成领域,尤其涉及一种存储芯片。本发明充分利用了3D存储阵列下面的硅片未利用空间,同时也将南桥及其IO设备功能模块和/或可信平台模块/可信密码模块(TPM/TCM)芯片功能集成在内,同时也可将3D新型非易失性存储器芯片的一部分作为基本输入输出系统(BIOS)功能,而3D新型非易失性存储芯片还可作为混合内存或混合缓存器的非易失性部分。通过多芯片封装技术将本发明3D新型非易失性存储芯片与处理器、片外最后一级易失性高速缓芯片存封装在一个封装体内,从而大大减少了母板面积和走线,有益于节省功耗和成本,同时由于本发明3D新型非易失性存储器与处理器封装在同一个封装体内,因而读取速度大大提高,计算机的整体性能也能够得到提升。
  • 一种快速重构高性能目标阵列的方法-201610628003.9
  • 钱俊彦;周志德;古天龙;赵岭忠;常亮 - 桂林电子科技大学
  • 2016-08-03 - 2020-01-07 - G06F15/78
  • 本发明公开了一种快速重构高性能目标阵列的方法,包括如下步骤:模型介绍、引入规则、约束定义、逻辑列和目标阵列最大化定义、处理器阵列重构算法和实验分析等,该快速重构高性能目标阵列的方法,而对于HPTA的构建,其等价于在网络中寻找节点不相交路径的最大数目,使得这些节点不相交路径具有上述偏序关系且路径的总花费最小,且具有相同的位置,当重构过程结束后,高性能目标阵列的重构问题可在多项式时间内得到最优解,可以将原宿主阵列中所有相邻集为空的处理单元视为故障处理单元,不仅实现了算法NMHP,同时也实现了算法ALG06和ALG14作为对比实验。对比现有技术的缺点,本发明优势明显,花费较小,其而更加准确,值得以后推广使用。
  • 一种动态计算装置-201810201331.X
  • 郑万林 - 杭州龙席网络科技股份有限公司
  • 2017-02-28 - 2020-01-07 - G06F15/78
  • 本发明公开一种动态计算装置,涉及数据处理技术领域,用于提高计算机的数据处理能力。该动态计算装置包括:预估单元,用于预估云存储所需要的计算能力;构建单元,用于根据计算出的所需的计算能力,构建重构电路;处理单元,用于将构建的重构电路组成虚拟处理器;分配单元,用于将虚拟处理器分配给相对应的虚拟机;还包括:与预估单元和构建单元分别相连的统计单元,用于统计逻辑电路的数量,将n个空闲的逻辑电路组成重构电路,其中,n为正整数;若n等于1时,则选择任意一个处于空闲状态的逻辑电路组成重构电路;若n大于1时,则选择物理地址相邻的两个或多个处于空闲状态的逻辑电路组成重构电路。本发明适用于计算机领域。
  • 一种多模块信号传输消防设备-201920094105.6
  • 何国顺 - 辽宁屹安智能科技有限公司
  • 2019-01-21 - 2020-01-07 - G06F15/78
  • 本实用新型涉及消防设备技术领域,且公开了一种多模块信号传输消防设备,包括收集箱,所述收集箱的顶部设置有遮挡盖,所述遮挡盖顶部的四角均螺纹连接有紧固螺钉,所述收集箱顶部的四角开设有分别于紧固螺钉相适配的螺钉孔,所述收集箱的内底壁固定连接有安装筒座。该多模块信号传输消防设备,通过竖向插接槽,可以使控制箱直接插入安装筒座的内部,弧形槽的可以使安装筒座到达竖向插接槽底部的时候旋转一定角度,通过弧形槽的厚度变化,便可将控制箱牢牢固定住,在拆卸维修的时候只需逆向旋转一定的角度即可取出控制箱,大大的方便了维修护理。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top