[发明专利]一种汇编代码的编写方法、装置、系统和可读存储介质在审

专利信息
申请号: 201810209383.1 申请日: 2018-03-14
公开(公告)号: CN108304218A 公开(公告)日: 2018-07-20
发明(设计)人: 曹代 申请(专利权)人: 郑州云海信息技术有限公司
主分类号: G06F9/38 分类号: G06F9/38
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 罗满
地址: 450018 河南省郑州市*** 国省代码: 河南;41
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了汇编代码的编写方法,首先通过选取备选指令中指令耗时最短的指令或指令集,可以消耗最少的CPU周期实现程序需要实现的功能;而后再按照预设的指令调度规则对目标指令进行重排,可以确保每条指令流水线的正常执行,提升计算速度;最后向量化程序中无数据依赖的语句,可以进一步提升指令执行速度;且当程序进行内存访问时,一次至少读取四个连续的数据,能够提高cache命中率,进一步提高计算速度。本发明提供的汇编代码的编写方法,能够获得初始性能良好的源码,使得程序在未优化之前就具有良好的性能,进而提升计算速度,减少计算时间。此外,本发明还公开了一种汇编代码的编写装置、系统和一种计算机可读存储介质,效果如上。
搜索关键词: 汇编代码 指令 计算机可读存储介质 读取 可读存储介质 指令流水线 编写装置 目标指令 内存访问 指令调度 指令执行 向量化 指令集 重排 备选 语句 预设 源码 耗时 消耗 优化
【主权项】:
1.一种汇编代码的编写方法,其特征在于,包括:选取备选指令中指令耗时最短的指令或指令集;按照预设的指令调度规则对目标指令进行重排以确保每条指令流水线的正常执行;向量化程序中无数据依赖的语句,并当所述程序进行内存访问时,一次至少读取四个连续的数据;其中,所述目标指令为所述指令或所述指令集中的指令。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司,未经郑州云海信息技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810209383.1/,转载请声明来源钻瓜专利网。

同类专利
  • 流式计算系统的数据处理方法和装置-201910752059.9
  • 谢维柱;邢越 - 北京百度网讯科技有限公司
  • 2019-08-15 - 2019-11-12 - G06F9/38
  • 本公开的实施例公开了流式计算系统的数据处理方法和装置。该方法的一具体实施方式包括:获取流式计算系统的下游处理系统返回的确认消息,其中,确认消息包括用于指示下游处理系统已完成处理的数据的标识,在流式计算系统中定位出已完成处理的数据所在的下游数据分片的标识对应的数据结构,并且在数据结构中根据已完成处理的数据所在的上游数据分片的标识查找到对应的上游数据分片;遍历删除查找到的上游数据分片中位置标识不大于已完成处理的数据在上游数据分片中的位置标识的数据。该实施方式实现了流式计算系统中已完成处理的数据的批量清理,提高了流式计算系统的数据清理效率。
  • 一种基于图结构分布式并行模式构建图的方法-201811568076.9
  • 陈少磊;徐志华;刘嵩;肖羊 - 四川新网银行股份有限公司
  • 2018-12-20 - 2019-11-12 - G06F9/38
  • 本发明公开了一种基于图结构分布式并行模式构建图的方法,涉及数据结构中的图结构技术领域、分布式并行运算技术领域和图的合并技术领域,解决现有串行组装的图结构,计算的时长会随着对比次数的增加而增加;保存列表的内存空间会随节点的增加而增加,当存储节点列表所需的内存达到计算机内存上限时就会限制组装图的节点上限。本发明包括步骤为:准备所需组装图的节点;通过节点切分或/和组成图的切分,实现并行计算组成最终的图。本发明用于分布式并行模式构建图结构的图。
  • 数据传输方法及装置-201811281863.5
  • 龚施俊;江树浩;鄢贵海 - 中科驭数(北京)科技有限公司
  • 2018-10-31 - 2019-11-05 - G06F9/38
  • 本发明提供了一种数据传输方法及装置,该方法包括:在内存中建立用于保存应用层数据、编译相关数据及硬件层数据的并发数据结构,建立多个线程,以及获取待处理数据所对应的应用层数据并保存至所述并发数据结构;利用所述多个线程并发访问所述并发数据结构,并按设定功能分工执行操作,以将所述待处理数据所对应的应用层数据转换成所述待处理数据所对应的硬件层数据;将所述待处理数据所对应的硬件层数据发送至协处理器进行处理。通过上述方案能够提高主机端系统的响应速度,从而提高主机端和协处理器端之间的数据传输效率。
  • 应用处理方法及终端-201410367500.9
  • 赵小红 - 中兴通讯股份有限公司
  • 2014-07-29 - 2019-11-05 - G06F9/38
  • 本发明公开了一种应用处理方法,该方法包括:当外置存储器处于挂载状态时,且接收到用户触发的移动指令时,将预设的内置存储器的应用操作界面中各应用的应用图标标记为可移动状态;在侦测到用户对所述内置存储器的应用操作界面中的应用图标进行移动操作时,将所述应用图标对应的应用从所述内置存储器移动至所述外置存储器。本发明还公开了一种终端。本发明方便了用户的操作且提高了移动应用的效率。
  • 图片加载装置和方法-201610338502.4
  • 胡丽娜 - 努比亚技术有限公司
  • 2016-05-19 - 2019-10-29 - G06F9/38
  • 本发明公开了一种图片加载装置,该装置包括:指令模块,用于根据基于本地图片输入的图片加载指令,创建对应的图片解码任务;去重模块,用于对预先配置的图片任务堆栈进行去重处理,将所述图片解码任务压入到所述图片任务堆栈中;加载模块,用于若图片进程为空闲状态,则取出所述图片解码任务并执行,加载所述本地图片。本发明还公开了一种图片加载方法。本发明解决了本地图片加载卡顿的技术问题,用户查阅相册或滑动相册时图片加载过程流畅,实现了本地图片加载流畅、不卡顿。
  • 一种队列存取数据的方法、装置及电子设备-201810311279.3
  • 黄浩;张文明;陈少杰 - 武汉斗鱼网络科技有限公司
  • 2018-04-09 - 2019-10-22 - G06F9/38
  • 本发明实施例公开了一种队列存取数据的方法、装置及电子设备,所述方法包括:接收一个或多个生产者线程的写入指令,并根据所述写入指令基于原子操作向当前队列写入数据;接收一个或多个消费者线程的读取指令,并根据所述读取指令基于原子操作从当前队列读取数据。通过采用上述技术方案,在数据被写入/读出队列时,通过采用原子操作,不仅保证了队列数据的正确性,同时还提高了数据入队/出队的速度。
  • 计算系统及其控制器-201610543291.8
  • 郭开元;姚颂 - 北京深鉴智能科技有限公司
  • 2016-07-11 - 2019-10-18 - G06F9/38
  • 本公开提供了一种计算系统及其控制器。其中,控制器可以根据多个指令之间的依赖关系,确定是否将指令发送给其所对应的功能模块,每个功能模块可以响应于针对该功能模块的指令执行各自的功能。由此,控制器通过利用指令之间的依赖关系,来处理不同功能模块的执行过程,使得多个功能模块可以确保满足多条指令之间的逻辑关系的情况下并行地执行多条指令对应的相关功能,从而可以提高计算系统的计算效率。
  • 用于非均匀核分配的技术-201380079403.3
  • R·巴里克;B·T·路易斯;T·什佩斯曼 - 英特尔公司
  • 2013-10-04 - 2019-10-18 - G06F9/38
  • 多种实施例总体上面向用于分配例程的指令块的实例至处理器组件的核的非均匀集合的多个类型的核之一的技术。选择核的类型的装置包括:处理器组件;核选择组件,用于由该处理器组件执行以基于该指令块的指令的特性选择多个核中的核来并行执行指令块的多个实例的初始子集,以及基于存储于执行数据库的初始子集的执行特性选择多个核中的核,以并行执行指令块的多个实例的剩余实例;以及监视组件,用于由该处理器组件执行以在该执行数据库中记录该初始子集的执行特性。其他实施例被描述和声明。
  • 复数向量融合乘加和复数向量乘法的高效实现-201910227769.X
  • R·萨德;T·庞斯;A·格雷德斯廷;Z·斯波比尔;M·J·查尼;R·凡伦天;E·奥兹-西奈 - 英特尔公司
  • 2019-03-25 - 2019-10-11 - G06F9/38
  • 所公开的实施例涉及高效的复数向量乘法。在一个示例中,一种装置包括:执行电路,用于响应于具有用于指定乘数、被乘数和被加数复数向量的字段的指令,执行两个操作:首先,通过复制所指定的被乘数的偶元素来生成双偶数被乘数,并且使用融合乘加(FMA)电路生成临时向量,该FMA电路具有分别被设置为所指定的乘数、双偶数被乘数和所指定的被加数的A、B和C输入;并且其次,通过复制所指定的被乘数的奇元素来生成双奇数被乘数,通过交换所指定的乘数的偶元素和奇元素来生成经交换的乘数,并且使用第二FMA电路生成结果,该第二FMA电路使其偶乘积被求反,并且具有分别被设置为经交换的乘数、双奇数被乘数和临时向量的A、B和C输入。
  • 零周期加载-201310236291.X
  • G·R·威廉姆斯三世;J·H·米里尔斯;C·布拉斯考-阿鲁 - 苹果公司
  • 2013-06-14 - 2019-10-08 - G06F9/38
  • 用于减少加载操作的等待时间的系统与方法。处理器中的寄存器重命名单元确定解码后的加载指令是否有资格转换成零周期加载操作。如果有,控制逻辑就向该加载指令的目的地操作数分配与较旧的从属存储指令的源操作数关联的物理寄存器标识符。此外,寄存器重命名单元标记该加载指令,以防它从存储器中读取与所述存储指令的源操作数关联的数据。由于副本重命名,这个数据可以从物理寄存器文件转发到更年轻的且依赖于该加载指令的指令。
  • 一种缓存系统和方法-201410140627.7
  • 林正浩 - 上海芯豪微电子有限公司
  • 2014-04-04 - 2019-10-01 - G06F9/38
  • 本发明提供了一种缓存系统和方法,应用于处理器领域时能在处理器核执行指令前,将所述指令及相应数据填充到所述处理器核能直接访问的高速存储器中,且不需要处理器核提供指令地址或数据地址,直接根据处理器核执行指令产生的反馈信息,控制所述高速存储器向处理器核提供指令或数据,几乎使所述处理器核每次都能在所述高速存储器中获取到需要的指令,达到极高的缓存命中率;此外,还根据存储在缓存系统中的程序流信息调度指令的发射,根据所述指令顺序及距离信息,确定指令发射的时间点,从而实现指令多发射。
  • MIPS平台数据访问方法和装置-201510830446.1
  • 余银;黄文军;彭飞 - 龙芯中科技术有限公司
  • 2015-11-25 - 2019-10-01 - G06F9/38
  • 本发明提供一种MIPS平台数据访问方法和装置,其中,MIPS平台数据访问方法包括:获取编译器中访存宏指令的输入参数;根据所述输入参数获取所述待访问数据的存储属性集;其中,所述存储属性集包括:数据类型和字节数;若所述待访问数据不对齐,则根据所述存储属性集选择与所述存储属性集相对应的MIPS指令,将所述待访问数据从内存中加载到寄存器中或者将所述待访问数据从寄存器中存储至内存中。本发明提供的MIPS平台数据访问方法,当数据不对齐时,通过数据的存储属性集选择相应的MIPS指令对数据进行访问,避免了系统内存的浪费,提高了程序的编译效率和执行效率。
  • 在具有地址空间布局随机化的系统中的二进制转化重用-201580014695.1
  • D.N.麦克金托什;J.H.克尔姆;N.A.坎贝尔 - 英特尔公司
  • 2015-03-10 - 2019-09-27 - G06F9/38
  • 一般地,本公开内容提供了用于二进制转化(BT)重用的系统、方法和计算机可读介质。所述系统可以包括(BT)模块用以将代码区从第一指令集架构(ISA)转化成第二ISA,以用于与第一过程相关联的执行。BT模块还可以被配置成存储与经转化的代码和第一过程相关联的第一物理页号。所述系统还可以包括处理器以执行经转化的代码并且更新与执行相关联的虚拟地址指令指针。所述系统还可以包括转化重用模块以针对由第二过程的重用来验证经转化的代码。所述验证可以包括基于经更新的虚拟地址指令指针的页表映射来生成第二物理页号,并且匹配第二物理页号与所存储的第一物理页号。
  • 用于向自修改代码提供硬件支持的方法和装置-201580025114.4
  • M·阿布达拉;K·阿武戴亚潘 - 英特尔公司
  • 2015-05-12 - 2019-09-27 - G06F9/38
  • 用于向自修改访客代码提供支持的方法和装置。装置包括存储器、硬件缓冲器和处理器。处理器被配置成将访客代码转换成本机代码并且将等同于访客代码的转换得到的本机代码存储到处理器的代码高速缓存部分中。处理器还被配置成维护被配置用于跟踪转换后的代码在代码高速缓存中的相应位置的硬件缓冲器。硬件缓冲器基于对与转换后的代码在代码高速缓存中的相应位置相关联的存储器中的相应位置的相应访问来被更新。处理器还被配置成执行在访问硬件缓冲器之后修改存储器位置的请求。
  • 用于减少引用计数开销的系统和方法-201880010299.5
  • 王海川;马林;郑若黄;杨学军 - 华为技术有限公司
  • 2018-02-07 - 2019-09-17 - G06F9/38
  • 本发明涉及引用计数技术。建立与锁关联的全局引用计数器以计数引用存储器中分配的对象的进程的一个或多个线程。然后,使用相应的本地引用计数器跟踪线程对所述对象的每个引用。每当所述一个或多个线程中的每个线程对所述对象的引用是初始引用或最终引用时,更新所述全局引用计数器。否则,本地计数器用于跟踪所述对象的本地引用计数。
  • 一种操控指令的同步方法、系统及控制中心-201810182792.7
  • 李禹;林紫嫣;邹翔 - 优酷网络技术(北京)有限公司
  • 2018-03-06 - 2019-09-13 - G06F9/38
  • 本申请实施方式公开了一种操控指令的同步方法、系统及控制中心,其中,所述方法包括:接收主设备发来的采集参数,所述采集参数中包括所述主设备的当前界面中多个控件的布局参数和施加于所述主设备的当前界面中的操控指令对应的位置参数;基于所述采集参数中的所述布局参数和所述位置参数,确定所述操控指令在所述主设备的当前界面中针对的目标控件;向至少一个从设备发送指向所述目标控件的命令,以使得所述至少一个从设备响应于所述命令,在所述至少一个从设备的当前界面中对所述目标控件施加所述操控指令。本申请提供的技术方案,能够通过一台主设备同步操控多台从设备,从而实现多台设备联动操作。
  • 并行化的多分派系统和用于排序队列仲裁的方法-201510093951.2
  • 邸千力;王健斌;李伟立;余晓园;高新宇 - 上海兆芯集成电路有限公司
  • 2015-03-03 - 2019-09-06 - G06F9/38
  • 一种并行化的多个分派排序队列,其包括排序队列、考核逻辑、排序选择逻辑和分派逻辑。排序队列按照从最早到最晚的次序将候选存储到多个条目中。排序队列被划分成N个群组,其中N个群组中的第i个群组包括排序队列的顺序每N个条目中的每第i个条目,其中i为小于或等于N的整数。考核逻辑确定任何候选是否准备好被分派。排序选择逻辑分别确定每个群组中准备好被分派的最早的候选。分派逻辑并行地分派最早的准备好的候选。移位逻辑将排序队列中所存储的候选移位来填充所存储的候选的其余候选之间的任何空条目,而不改变排序队列中所存储的候选的其余候选的次序。排序队列可以具有任何尺寸或深度,并且N是确定可以被并行分派的候选(例如,指令)的数量的任何适当的整数。
  • 一种基于调节发射队列降低微处理器软错误易感性的方法-201910418835.1
  • 虞致国;高苗;顾晓峰 - 江南大学
  • 2019-05-20 - 2019-08-23 - G06F9/38
  • 本发明公开了一种基于调节发射队列降低微处理器软错误易感性的方法,属于微处理器部件的软错误缓解研究领域。本发明通过降低发射队列占用对微处理器的发射队列进行软错误缓解。大量的指令被存放在发射队列中,使得发射队列十分容易受到软错误的影响。因此本发明通过对指令块数据相关图进行多次迭代遍历,从而找到指令块的最长关键路径,并将这个最长关键路径作为发射队列的动态尺寸。本发明通过静态编译动态调整发射队列尺寸提供了一种微处理器软错误易感性缓解方法。
  • 一种卷积神经网络的并行计算方法及装置-201910348849.0
  • 陈海波 - 深兰科技(上海)有限公司
  • 2019-04-28 - 2019-08-20 - G06F9/38
  • 一种卷积神经网络的并行计算方法及装置,用于提高卷积运算效率。其中的一种卷积神经网络的并行计算方法包括:获取待卷积的图像数据,其中,所述待卷积的图像数据中的任一像素点数据是由原图像数据中对应所述任一像素点数据所在位置的第一像素点数据与相隔N个像素点数据的至少一个第二像素点数据合并得到的,所述第一像素点数据和所述至少一个第二像素点数据位于同一行,N由第一卷积步长确定;将所述待卷积的图像数据与权重数据进行卷积,得到至少两个卷积结果。
  • 一种数据缓存处理方法、装置、设备及可读存储介质-201910434278.2
  • 马志超 - 苏州浪潮智能科技有限公司
  • 2019-05-23 - 2019-08-20 - G06F9/38
  • 本发明公开了一种数据缓存处理方法,该方法包括:接收目标数据包并对目标数据包进行解析,获得目标流水线地址和待处理的目标数据;从多个缓存数据体中确定出与目标流水线地址匹配的目标缓存数据体,并将目标数据存入目标缓存数据体中;读取各个缓存数据体内的缓存数据,并利用与缓存数据体具有一一对应关系的发送线程将读取到的缓存数据发送给相应流水线;在确定目标流水线繁忙时,暂停与目标流水线对应的目标发送线程。应用该方法,可避免出现因一条流水线繁忙而导致其他流水线空闲的情况,可提升流水线的处理效率,进一步提升计算机的计算性能。本发明还公开了一种数据缓存处理装置、设备及可读存储介质,具有相应的技术效果。
  • 一种指令处理系统及方法-201410022576.8
  • 林正浩 - 上海芯豪微电子有限公司
  • 2014-01-14 - 2019-08-20 - G06F9/38
  • 本发明提供了一种指令处理系统及方法。使用本发明提供方法或应用本发明提供的系统,通过对轨道表的循迹,可以在处理器执行指令前,将所述指令填充到所述处理器能直接访问的高速存储器中,几乎使所述处理器每次都能在所述高速存储器中获取到需要的指令,消除或掩盖缓存缺失造成的等待时间,从而提高指令处理系统的性能。
  • 控制非易失性存储器通道的系统及方法-201910482476.6
  • C·布瑞维尔;E·T·科辰 - LSI公司
  • 2014-01-21 - 2019-08-16 - G06F9/38
  • 本申请涉及控制非易失性存储器通道的系统及方法。系统包含控制处理器、非易失性存储器设备接口和微定序器。控制处理器可以配置为通过命令接口接收命令和发送响应。非易失性存储器设备接口可以配置为将系统耦接至一个或多个非易失性存储器设备。微定序器一般耦接至(i)控制处理器和(ii)非易失性存储器设备接口。微定序器包含可由微定序器读出并可由控制处理器写入的控制存储设备。响应于接收一个特定命令,控制处理器能够使微定序器根据特定命令在控制存储设备中的位置开始执行,微定序器能够根据耦接至非易失性存储器设备接口的一个或多个非易失性存储器设备的协议,执行特定命令的至少一部分。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top