[发明专利]显示面板有效

专利信息
申请号: 201810062069.5 申请日: 2018-01-23
公开(公告)号: CN110071093B 公开(公告)日: 2020-11-27
发明(设计)人: 张崇霖;刘轩辰 申请(专利权)人: 瀚宇彩晶股份有限公司
主分类号: H01L23/544 分类号: H01L23/544
代理公司: 北京中誉威圣知识产权代理有限公司 11279 代理人: 席勇;周勇
地址: 中国台湾台北市内*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种显示面板,其中第一基板在非显示区中设置有多个第一对位图案,每一个第一对位图案具有彼此相连接的第一部分以及第二部分。第二基板的遮光层在非显示区中具有多个第二对位图案,每一个第二对位图案具有第三部分以及第四部分。每一个第一部分在第一方向上的长度与对应的第三部分在第一方向上的长度相差第一长度差,并且第一长度差彼此不相同。每一个第二部分在第二方向上的长度与对应的第四部分在第二方向上的长度相差第二长度差,并且第二长度差彼此不相同。借此,通过对位图案可以判断基板之间的位移。
搜索关键词: 显示 面板
【主权项】:
1.一种显示面板,具有显示区与非显示区,其特征在于,所述显示面板包括:第一基板,其中金属层设置于所述第一基板上,所述金属层在所述非显示区中具有多个第一对位图案,每一个所述第一对位图案具有彼此相连接的第一部分以及第二部分;以及第二基板,其中遮光层设置于所述第二基板上,所述遮光层在所述非显示区中具有多个第二对位图案,每一个所述第二对位图案具有第三部分以及第四部分,其中所述第二对位图案是分别对应至所述第一对位图案,所述第三部分分别是对应至所述第一部分,并且所述第四部分分别是对应至所述第二部分,其中每一个所述第一部分在第一方向上的长度与对应的所述第三部分在所述第一方向上的长度相差第一长度差,并且所述第一长度差彼此不相同,其中每一个所述第二部分在第二方向上的长度与对应的所述第四部分在所述第二方向上的长度相差第二长度差,并且所述第二长度差彼此不相同,其中所述遮光层在所述非显示区中具有多个开口,所述多个开口的其中之一涵盖所述多个第一对位图案的其中之一以及所述多个第二对位图案的其中之一。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瀚宇彩晶股份有限公司,未经瀚宇彩晶股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810062069.5/,转载请声明来源钻瓜专利网。

同类专利
  • 一种基于衍射的套刻标记-202310934464.9
  • 梁言 - 上海集成电路装备材料产业创新中心有限公司
  • 2023-07-27 - 2023-10-27 - H01L23/544
  • 本发明涉及套刻对准领域,特别是涉及一种基于衍射的套刻标记,从上到下依次包括设置于当前层的当前层套刻标记、设置于第一前层的第一前层套刻标记及设置于第二前层的第二前层套刻标记;所述当前层套刻标记包括第一象限图案、第二象限图案、第三象限图案及第四象限图案;每个象限图案均包括多条互相平行的标记线,所述标记线均为倾斜角度的线条;每个前层套刻标记与一组对角象限图案对应,且包括多条标记线;所述第一前层套刻标记与所述当前层套刻标记组成的图案,及所述第二前层套刻标记与所述当前层套刻标记组成的图案,均为中心对称图案。本发明通过设置中心对称的、具有倾斜的标记线的套刻标记,缩短了量测时间,并减小了套刻标记的面积占用。
  • 一种显示面板及显示装置-202310949322.X
  • 王晶;田宏伟;李然;陈善韬 - 京东方科技集团股份有限公司
  • 2023-07-31 - 2023-10-27 - H01L23/544
  • 本申请公开一种显示面板及显示装置,涉及显示技术领域,以解决目前的显示面板的防伪效果较差的问题。显示面板,包括:衬底层;显示像素,设置于衬底层的一侧;防伪像素,与显示像素设置于衬底层的同一侧,防伪像素用于发出光线,以形成第一设定图案,第一设定图案用于表征防伪信息;第一遮挡结构,与显示像素设置于衬底层的同一侧,第一遮挡结构远离衬底层一侧的表面与衬底层的垂直距离为第一距离,显示像素的出光表面与衬底层的垂直距离为第二距离,防伪像素的出光表面与衬底层的垂直距离为第三距离,第二距离和第三距离均小于第一距离,第一遮挡结构在衬底层上的正投影位于显示像素的出光区域和防伪像素的出光区域之间。
  • 检测装置及其制造方法-202210395339.0
  • 陈进吉;陈亭伃 - 睿生光电股份有限公司
  • 2022-04-15 - 2023-10-27 - H01L23/544
  • 本公开提供一种检测装置及其制造方法。检测装置包括基板、导电垫、导线、光电元件以及绝缘层。基板包括第一区以及围绕第一区的第二区。导电垫设置在基板上并位于第二区中。导线设置在基板上并从第一区延伸到第二区。导线与导电垫相耦接。光电元件设置在基板上并位于第一区中。光电元件耦接于导线。绝缘层设置在光电元件上并从第一区延伸到第二区。绝缘层具有凹槽,且凹槽位于第二区中。
  • 重叠标记-202210402887.1
  • 李光中 - 华邦电子股份有限公司
  • 2022-04-18 - 2023-10-27 - H01L23/544
  • 一种重叠标记包括:第一图案与第二图案。第一图案包括:多个第一条状与多个第一点状。多个第一条状沿着第一方向延伸且沿着第二方向平行排列。多个第一点状分别配置在多个第一条状之间。第二图案包括:多个第二条状与多个第二点状。多个第二条状沿着第二方向延伸且沿着第一方向平行排列。多个第二点状,分别配置在多个第二条状之间。
  • 一种发光屏体-202310949551.1
  • 康建喜;朱映光;张国辉;胡永岚 - 固安翌光科技有限公司
  • 2023-07-31 - 2023-10-27 - H01L23/544
  • 本发明实施例公开了一种发光屏体,包括:基板,包括发光区和非发光区;发光器件层,位于基板的发光区;非金属封装层,位于发光器件层远离基板的一侧;金属封装层,位于非金属封装层远离基板的一侧以及基板的非发光区;至少一条第一金属线,位于非发光区的基板与金属封装层之间,并围绕发光区设置;第一金属线用于与信号检测装置电连接,以通过信号检测装置根据第一金属线与金属封装层构成的电容和第一金属线的电阻中的至少一种检测屏体内气泡,实现了屏体内气泡的检测。
  • 具有熔断器可选择布线阵列的硅中介层-201911000779.6
  • B·K·施特雷特;O·R·费伊;仲野英一 - 美光科技公司
  • 2019-10-21 - 2023-10-27 - H01L23/544
  • 本申请案涉及一种具有熔断器可选择布线阵列的硅中介层。本发明揭示一种包含定位在硅衬底内的导电路径阵列或图案的硅中介层,其中所述衬底的外侧上具有多个引脚。所述引脚中的每一者连接到所述导电路径阵列的一部分。所述导电路径阵列可配置以提供经由所述导电路径阵列的一部分穿过所述衬底的第一电流路径或穿过所述衬底的第二电流路径。可定制穿过所述衬底的所述电流路径来测试各种裸片或芯片布局设计。可通过激光烧蚀所述导电路径的若干部分、沿着所述导电路径使熔断器熔断及/或致动连接到所述导电路径的逻辑门来定制穿过所述衬底的所述电流路径。
  • 显示设备-201810631205.8
  • 李元世;金炫雄;文重守;申愛;李知恩;金光民;李承珪 - 三星显示有限公司
  • 2018-06-19 - 2023-10-27 - H01L23/544
  • 本发明公开一种显示设备。所述显示面板可以包括:与非显示区域重叠的检测线、连接到检测线的检测焊盘、以及将检测焊盘的输入焊盘连接到检测线的输入线。检测线可以包括第一部分和第二部分,该第一部分设置在与输入线的层级不同的层级处并且包括通过第一接触区中的第一接触孔被连接到输入线的端部,该第二部分设置在与第一部分的层级不同的层级处并且通过第二接触区域中的第二接触孔被连接到第一部分。非接触区域中的第一部分与第二部分之间的距离可以小于第一接触孔与第二部分之间的距离。
  • 一种晶圆级封装过程中检测漏电的封装结构-202321317665.6
  • 顾跃君 - 贵州大学
  • 2023-05-29 - 2023-10-27 - H01L23/544
  • 一种晶圆级封装过程中检测漏电的封装结构,其包括待进行封装的芯片,顶部设置的聚酰亚胺层以及焊盘顶端设置的贯穿聚酰亚胺层的RDL,还包括残留金属和漏电检测组件,所述芯片顶部表面待封装区域设置有漏电检测组件;所述漏电检测组件包括第一弧形部、间隔槽、检测针插孔和锥形孔,第一弧形部的一侧第二弧形部,第一弧形部一侧的两端对称设置有两个平行的第一齿腿,本实用新型结构新颖,构思巧妙,便于通过对漏电检测组件的检测便于在封装前对RDL之间是否残留残留金属进行检测,无需在芯片完成封装后再检测漏电,不会出现芯片封装完成后晶圆测试检测漏电导致无法再重新再加工的情况发生,降低损失。
  • 测试电路、设备及系统-202310885703.6
  • 杨杰 - 长鑫科技集团股份有限公司
  • 2023-07-18 - 2023-10-24 - H01L23/544
  • 本公开是关于一种测试电路、设备及系统,测试电路用于对半导体测试结构进行电性测试,半导体测试结构包括待测晶体管,测试电路包括电压控制模块和电流控制模块,电压控制模块包括高阻端,高阻端用于与待测晶体管的第一体端对应的第一测试垫连接,以向待测晶体管的第一体端输出测试电压;电流控制模块与电压控制模块耦接,电流控制模块包括电流控制端,电流控制端用于与待测晶体管的第二体端、源端、漏端对应的第二测试垫连接,以控制流经待测晶体管的电流。通过设置电压控制模块和电流控制模块能够避免待测晶体管除阻抗外的其他电阻值所引起的欧姆电位降对设定的测试电压造成干扰,消除了测试误差,提升了测试准确性。
  • OLED屏体及OLED装置-202310949989.X
  • 康建喜;朱映光;张国辉;胡永岚 - 固安翌光科技有限公司
  • 2023-07-31 - 2023-10-24 - H01L23/544
  • 本发明公开了一种OLED屏体及OLED装置,其中OLED屏体,包括:基板;发光器件层,位于基板的发光区;非金属封装层,位于发光器件层远离基板的一侧;金属封装层,位于非金属封装层远离基板的一侧以及基板的非发光区;金属边框条,位于非发光区的基板与金属封装层之间,并围绕发光区设置;金属边框条的第一端和第二端用于与信号检测单元电连接,以根据金属边框条与金属封装层构成的电容检测屏体内气泡。实现了屏体内气泡的检测的同时,降低了OLED屏体的成本和体积。
  • 半导体监控结构及其监控方法-202310946002.9
  • 周俊杰;梁肖;段新一 - 上海华虹宏力半导体制造有限公司
  • 2023-07-28 - 2023-10-24 - H01L23/544
  • 本发明提供了一种半导体监控结构及其监控方法。本发明提出了一种适用于监控具有不同浅沟槽隔离STI结构密度的多个区域的绝缘材料层在同一D‑STI CMP工艺过程中的研磨厚度的半导体监控结构,其包括:半导体衬底,所述半导体衬底包括三个器件密度不同的浅沟槽隔离STI结构区;多个STI结构,分别位于所述浅沟槽隔离STI结构区中,每个所述STI结构均包括形成在所述半导体衬底内的沟槽以及填充在所述沟槽内的绝缘材料层,而三个所述浅沟槽隔离STI结构区中所包含的所述沟槽的数目相互不同;刻蚀停止层,所述刻蚀停止层覆盖在所述形成的任意相邻两个所述STI结构之间所暴露出的所述半导体衬底的表面上,且所述绝缘材料层的顶面高于所述刻蚀停止层的顶面。
  • 反熔丝感测装置及其操作方法-202210955639.X
  • 张志航 - 南亚科技股份有限公司
  • 2022-08-10 - 2023-10-24 - H01L23/544
  • 本发明提供一种反熔丝感测装置及其操作方法。反熔丝感测装置包括反熔丝感测电路、电压生成电路以及上电检测电路。在电压生成电路的上电瞬时期间,上电检测电路提供初始化电压给反熔丝感测电路的控制端,以避免反熔丝感测电路的控制端的电压电平处于未知状态。在上电瞬时期间结束后,电压生成电路提供控制电压给反熔丝感测电路的控制端。反熔丝感测电路基于控制电压感测反熔丝的阻态。在电压生成电路提供控制电压的期间,上电检测电路停止提供初始化电压至反熔丝感测电路的控制端。
  • 一种电容测试结构、制备方法、测试方法及应用-202311209291.0
  • 高沛雄;沈安星 - 粤芯半导体技术股份有限公司
  • 2023-09-19 - 2023-10-24 - H01L23/544
  • 本申请公开了一种电容测试结构、制备方法、测试方法及应用,涉及半导体制造技术领域。该电容测试结构包括有源区衬底、栅氧化层、金属接触层和下极板电极;有源区衬底包括两侧的掺杂区和中间的衬底区,有源区衬底为电容的下极板;栅氧化层为覆盖在衬底区和掺杂区的第一区域上的钴硅化合物阻挡层,栅氧化层制作有盲孔,栅氧化层为电容的绝缘体介质;金属接触层为通过盲孔沉积的金属,金属接触层为电容的上极板;下极板电极为覆盖在掺杂区的第二区域上的金属,下极板电极的侧壁接触栅氧化层。通过上述技术手段,解决了现有技术中无法准确测定衬底与栅氧化层之间的界面电荷的问题,保证栅氧化层的测试和评估结果的可靠性。
  • 损伤检测结构及半导体器件-202210332067.X
  • 唐力;陈乘;姜伟 - 长鑫存储技术有限公司
  • 2022-03-31 - 2023-10-24 - H01L23/544
  • 本公开提供一种损伤检测结构及半导体器件。损伤检测结构包括至少三层金属层,相邻金属层之间设置有互连通孔层;还包括多个检测单元,检测单元包括中间金属段以及至少两个金属段组,每个金属段组包括位于同一金属层中且间隔设置的第一金属段和第二金属段,中间金属段与各金属段组位于不同的金属层,且不同的金属段组位于不同的金属层,沿由中间金属段向金属段组的方向上,远离中间金属段的金属段组中的第一金属段和第二金属段外侧端点之间的距离,大于靠近中间金属段的金属段组中的第一金属段和第二金属段外侧端点之间的距离。本公开提供的损伤检测结构,既能够提高检测单元的检测准确性,又能够节约成本。
  • 晶圆结构及其制造方法-202111100978.1
  • 李静 - 长鑫存储技术有限公司
  • 2021-09-18 - 2023-10-24 - H01L23/544
  • 本申请实施例公开一种晶圆结构及制造方法,晶圆结构包括:基底、晶粒、切割道、测试元件组和第三测试元件,晶粒形成在基底中,切割道形成在基底中,并环绕晶粒;测试元件组设置在切割道中;测试元件组包括邻接的第一测试元件和第二测试元件,第一测试元件和/或第二测试元件上具有孔洞;第三测试元件设置在切割道中,且至少部分的第三测试元件设置在孔洞内。通过将第三测试元件设置在第一测试元件和/或第二测试元件上的孔洞内,在保证第一测试元件和第二测试元件邻接设置的基础上,还能够确保在测试元件组的区域内设置第三测试元件,这样相邻的第三测试元件之间的距离能够满足小于等于设定值,实现第三测试元件的均匀布置。
  • 一种PERC电池-202320825803.5
  • 范兆峰 - 天合光能股份有限公司
  • 2023-04-13 - 2023-10-24 - H01L23/544
  • 本实用新型提供一种PERC电池,其特征在于,在所述PERC电池的背面具有背激光对位图案;所述背激光对位图案位于所述PERC电池背面的四角区域,且所述背激光对位图案在所述PERC电池厚度方向上位于所述PERC电池背面栅线区域内侧;所述背激光对位图案的形状为多个同心半圆,所述多个同心半圆中每一半圆由多个激光光斑形成;所述多个激光光斑中每两个相邻的激光光斑的外周相切或在所述同心半圆中每个半圆的圆周方向上重叠或间隔第一距离。本实用新型能够实现PERC电池的背激光对位图案对应的激光打标时间的优化,同时减小激光开槽面积,从而减少电池效率损失,实现PERC电池应用时发电效率的提升。
  • 晶圆对准结构-202280018365.X
  • 李勇国;R·班达里;A·纳博瓦提;R·罗森伯格;V·克里蒂瓦桑;M·赫施科 - 特斯拉公司
  • 2022-02-23 - 2023-10-20 - H01L23/544
  • 公开了一种晶圆上系统(SoW)组装件。该SoW组装件可以包括具有第一热膨胀系数(CTE)的第一SoW组装结构。第一SoW组装结构包括在不同位置处的第一槽至第三槽。该SoW组装件可以包括堆叠在第一SoW组装结构上的第二SoW组装结构。第二SoW组装结构具有与第一CTE不同的第二CTE。第二SoW组装结构具有从其延伸并设置在第一槽至第三槽中的第一销至第三销。第一槽和第二槽被成形为允许第一销和第二销沿第一轴线移动,并且第三槽被成形为允许第三销沿第二轴线移动。在某些应用中,第一SoW组装结构可以是SoW并且第二SoW组装结构可以是散热结构。
  • 一种半导体结构及其形成方法、相关器件-202310677969.1
  • 肖莉红;何京涛 - 荣芯半导体(淮安)有限公司
  • 2023-06-08 - 2023-10-20 - H01L23/544
  • 本发明实施例提供了一种半导体结构及其形成方法、相关器件,所述半导体结构的形成方法包括:提供衬底;在所述衬底上形成标记凹槽;在所述标记凹槽的侧壁和底部形成外延阻挡层;在所述衬底朝向所述标记凹槽一侧形成覆盖所述衬底表面的外延层,所述外延层选择性形成在所述衬底的表面,且选择性避开所述外延阻挡层的表面;其中,所述标记凹槽两侧的外延层相接或不相接,在所述标记凹槽两侧的外延层相接时,相接部分的所述外延层具有与所述标记凹槽位置对应的凹陷,所述凹陷的底部高于衬底表面;以所述标记凹槽或所述外延层上的凹陷为零层标记,形成器件层结构。所述方法提高了器件性能。
  • 半导体管芯和包括其的半导体器件-201910121505.6
  • 禹昇汉;柳济民;吴凛;吴文熙;李范锡 - 三星电子株式会社
  • 2019-02-19 - 2023-10-20 - H01L23/544
  • 提供了半导体管芯和包括其的半导体器件。该半导体管芯可以包括:第一延迟电路,形成在基板上并配置为延迟测试信号,第一延迟电路包括串联连接的第一延迟级;第二延迟电路,形成在基板上并配置为延迟测试信号,第二延迟电路包括串联连接的第二延迟级;至少一个穿通硅通路,连接到第一延迟级的输出端子中的至少一个输出端子,所述至少一个穿通硅通路贯穿基板;以及负载确定装置,配置为将从第一延迟级中的一个输出的第一延迟信号与从第二延迟级中的一个输出的第二延迟信号相比较,并且确定所述至少一个穿通硅通路的负载。
  • 半导体元件-202320491042.4
  • 苏扬芳;夏忠平;刘利晨;钟荣祥 - 福建省晋华集成电路有限公司
  • 2023-03-15 - 2023-10-20 - H01L23/544
  • 本实用新型公开了一种半导体元件,包括选择性地移除与第一互连结构同时形成在第一介质层中的第一对准结构,显露出定义在第一介质层中的第一对准沟槽。接着,于第一介质层上形成一导电层,其中导电层填入第一对准沟槽的部分形成第二对准结构,然后用第二对准结构作为对准标记进行微影暨蚀刻工艺,将导电层图案化成第二互连结构。本实用新型的半导体元件可在第一互连结构和第二互连结构之间获得较佳的对准精确度。
  • 半导体测试器件-202320009230.9
  • 郑光茗;高荣辉;黄健峻;杨富雄 - 台湾积体电路制造股份有限公司
  • 2023-01-03 - 2023-10-20 - H01L23/544
  • 本实用新型实施例提供一种半导体测试器件,其包括用于测试的多个器件使用一个或多个重分布层串联,并用于对多个管芯进行半导体器件测试。如此,半导体器件测试可以支持数以千计或更多的每晶片总管芯数(例如,10,000个管芯或更多大)。此外,重分布层可以在使用后移除。在一些实施方式中,与管芯对应的用于测试的器件可以依序执行半导体器件测试。因此,可以生成测试数据并且可以包括比特序列,其中比特序列中的第一比特表示测试的总体结果,并且比特序列中的一个或多个后续比特表示每个半导体管芯或半导体器件测试的每条线的相应结果。
  • 半导体器件-202310373035.9
  • 下山浩哉 - 瑞萨电子株式会社
  • 2023-04-10 - 2023-10-17 - H01L23/544
  • 本公开涉及一种半导体器件。感测MOSFET在平面图中形成在由主MOSFET和源极焊盘围绕的位置处,该源极焊盘连接到主MOSFET的源极区域。源极电位经由在平面图中由源极焊盘围绕的布线被提供给感测MOSFET的源极区域,场板电极与栅极电极一起形成在沟槽中,并且布线形成在源极焊盘外部。
  • 一种基于封装结构的低维光电器件测试系统及方法-202310824848.5
  • 南海燕;潘炳宇;丁扬;王成林;戚任贤;肖少庆;顾晓峰 - 江南大学
  • 2023-07-06 - 2023-10-17 - H01L23/544
  • 本发明公开了一种基于封装结构的低维光电器件测试系统及方法,属于半导体器件领域。本发明使用光刻、刻蚀、PVD沉积、电镀、切割等工艺在玻璃晶圆的基础上制造出两侧带有铜柱的透明玻璃板,然后在透明玻璃板下表面上使用光刻、电镀等工艺制作阵列排布的铜柱,得到一种封装结构的光电器件测试系统。本发明制备方法工艺成熟,不仅可以实现器件在不同波长的可见光与近红外光的探测,而且可以重复利用,并且避免了传统测电时使用bonding的工艺对材料造成损伤的情况发生;此外,本发明能够得到更稳定的光电流输出,且环境光强度的波动和其他干扰因素影响较小,得到的光电流强度比较高,对细微的光信号有较为快速的响应。
  • 具有叠对标记的半导体元件结构-202211610262.0
  • 魏均谚 - 南亚科技股份有限公司
  • 2022-12-14 - 2023-10-17 - H01L23/544
  • 本公开提供一种具有叠对标记的半导体元件结构。该半导体元件结构包含一基底、一第一发光特征、一第一图案以及一第二图案。该第一发光特征设置在该基底上。该第一图案设置在该第一发光特征上。该第二图案设置在该第一图案上。该第一发光特征经配置以发射一第一波长的一光线。该第一图案对该第一波长的该光线具有一第一穿透率。该第二图案对该第一波长的该光线具有一第二穿透率。该第一穿透率不同于该第二穿透率。
  • 半导体结构及其形成方法-202310876178.1
  • 韦鑫;王磊磊 - 长鑫科技集团股份有限公司
  • 2023-07-17 - 2023-10-13 - H01L23/544
  • 一种半导体结构的形成方法包括:提供衬底,衬底包括阵列区及对准标记区,在阵列区,第一图形组设置在衬底上,第一图形组包括多个间隔设置的第一图形,在对准标记区,第二图形组设置在衬底上,第二图形组包括多个间隔设置的第二图形,第一图形组与第二图形组在同一工艺步骤中形成,填充层填充在相邻的第一图形之间的间隙及相邻的第二图形之间的间隙中,并覆盖第一图形与第二图形的顶面;去除覆盖第二图形顶面以及填充在相邻的第二图形之间的间隙中的填充层;形成遮挡层,遮挡层填充在相邻的第二图形之间的间隙中,并覆盖第二图形的侧壁及顶面,且遮挡层为金属层,以形成由遮挡层与第二图形组共同构成的套刻对准标记图形。
  • 芯片封装的偏移补偿方法、装置、设备及存储介质-202310919716.0
  • 朱磊;张弛;刘远刚 - 上海感图网络科技有限公司
  • 2023-07-25 - 2023-10-13 - H01L23/544
  • 本申请公开芯片封装的偏移补偿方法、装置、设备及存储介质,涉及半导体封装领域,基于晶圆上的对位检测标记建立对位坐标系;overmolding处理后,获取热塑后的晶圆颗粒图像,并与晶圆母版阵列图进行比对,获得姿态偏移数据;将姿态偏移数据与姿态偏移阈值进行比较,确定可补偿晶圆颗粒和报废晶圆颗粒,将姿态偏移数据存入偏移信息数据库;基于可补偿晶圆颗粒的姿态偏移数据和位置坐标确定RDL封装的偏移补偿量,并生成RDL线路。该方案将热塑后实际晶圆颗粒的姿态偏移数据和姿态偏移阈值的大小关系来确定报废晶圆颗粒和可补偿晶圆颗粒,通过对可补偿晶圆颗粒继续执行RDL线路再优化,以此来提高芯片封装效率和良品率。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top