[发明专利]一种设备通信方法及通信设备在审
| 申请号： | 201810004845.6 | 申请日： | 2018-01-03 |
| 公开（公告）号： | CN108304216A | 公开（公告）日： | 2018-07-20 |
| 发明（设计）人： | 王东 | 申请（专利权）人： | 沈阳东软医疗系统有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F13/12;G06F13/42 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 张小娜;王宝筠 |
| 地址： | 110179 辽宁*** | 国省代码： | 辽宁;21 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种设备通信方法及通信设备，与通信设备进行通信的多个硬件设备被划分为至少一个第一硬件集合，第一硬件集合被划分为至少一个第二硬件集合；运行于通信设备的控制系统包括系统核心层以及提供给系统核心层控制多个硬件设备的硬件命令接口层；在硬件命令接口层中，定义了面向第一硬件集合的抽象类以及面向第二硬件集合且继承抽象类的实现类、或者定义了面向第一硬件集合的接口以及面向第二硬件集合且实现接口的实现类，并且，定义了与第二硬件集合对应的API。这样，增加或去除硬件设备不会对硬件命令接口造成影响，且系统核心层也只关心硬件命令接口层的命令执行结果，因此提高了通信控制系统的可扩展性和可复用性。 | ||
| 搜索关键词： | 集合 硬件命令 通信设备 系统核心层 硬件设备 接口层 设备通信 抽象类 命令执行结果 通信控制系统 可扩展性 控制系统 可复用 去除 继承 申请 通信 | ||
【主权项】：
1.一种设备通信方法，其特征在于，所述方法应用于一种通信设备，与所述通信设备进行通信的多个硬件设备被划分为至少一个第一硬件集合，所述第一硬件集合被划分为至少一个第二硬件集合；运行于所述通信设备的控制系统包括系统核心层以及提供给所述系统核心层控制所述多个硬件设备的硬件命令接口层；在所述硬件命令接口层中，定义了面向所述第一硬件集合的抽象类以及面向所述第二硬件集合且继承所述抽象类的实现类、或者定义了面向所述第一硬件集合的接口以及面向所述第二硬件集合且实现所述接口的实现类，并且，定义了与所述第二硬件集合对应的应用程序编程接口API；所述方法包括：当所述通信设备利用所述系统核心层向所述第二硬件集合中的目标硬件设备发送目标控制命令时，利用所述第二硬件集合对应的API调用对应的实现类向所述目标硬件设备发送所述目标控制命令；当所述目标硬件设备响应所述目标控制命令后返回目标响应结果时，利用所述第二硬件集合对应的API调用对应的实现类来接收所述目标响应结果，并返回给所述系统核心层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于沈阳东软医疗系统有限公司，未经沈阳东软医疗系统有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810004845.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 保护有条件的推测指令执行-201811037206.6
- 史蒂文·杰弗里·瓦拉赫 - 美光科技公司
- 2018-09-06 - 2019-11-12 - G06F9/30
- 一种在处理器中被执行的方法，包括：在处理器中接收处理时的分支指令；由处理器将分支指令之后的指令的地址确定为推测性执行的候选，该地址包括对象标识和偏移量；由处理器基于所述地址的对象标识，确定是否执行在所述分支指令之后的指令的推测性执行。
- 基于SIMD扩展部件的嵌套循环向量并行的实现方法及其装置-201710341195.X
- 李颖颖;庞建民;徐金龙;韩林;李雁冰;王琦 - 中国人民解放军信息工程大学
- 2017-05-16 - 2019-11-08 - G06F9/30
- 本发明涉及一种基于SIMD扩展部件的嵌套循环向量并行的实现方法及其装置，该方法包含：通过设定破环测试参数对待并行化程序区域进行依赖环破除测试，将SIMD扩展部件对应于待并行化程序区域中循环的局部并行，通过循环分段发掘待并行化程序区域中单层循环局部并行性；将循环分段依次应用在循环嵌套的每一层循环，对待并行化程序区域中整个循环嵌套进行SIMD并行化处理。本发明通过依赖环破除测试，减少不必要的循环分段造成的性能损耗，充分发掘单层循环的局部并行性，循环分段依次应用于循环嵌套的每一层循环实现整个循环嵌套的SIMD并行化，充分发挥SIMD短向量扩展部件的并行性，实现高性能计算线程间负载均衡、性能优化，对高性能计算具有重要意义。
- 卷积神经网络的优化方法、装置、存储介质和系统-201910598249.X
- 不公告发明人 - 北京中科寒武纪科技有限公司
- 2019-07-04 - 2019-11-01 - G06F9/30
- 本申请涉及一种卷积神经网络优化方法、装置、存储介质和系统。所述方法包括：将冗余神经网络层的卷积计算融合到卷积层中，并删除多余的神经网络层。采用本方法能够使优化后的网络性能大幅度提升。
- 用于具有累加的收缩点积的指令和逻辑-201910207919.0
- S·马余兰;路奎元;S·帕尔;A·加吉;C·S·古拉姆;J·E·帕拉;J·顾;K·特里芬诺维奇;H·B·廖;M·B·麦克弗森;S·B·沙阿;S·马瓦哈;S·琼金斯;T·R·鲍尔;V·乔治;W·陈 - 英特尔公司
- 2019-03-19 - 2019-10-29 - G06F9/30
- 本申请公开了用于具有累加的收缩点积的指令和逻辑。本文所描述的实施例提供了一种指令和相关联逻辑，以使GPGPU程序代码能够访问专用硬件逻辑从而加速点积运算。一个实施例提供了一种图形处理单元，所述图形处理单元包括用于取出指令以便执行的取出单元以及用于将所述指令解码成经解码指令的解码单元。所述经解码指令是用于使所述图形处理单元执行并行点积运算的矩阵指令。所述GPGPU还包括用于使用多个收缩层来跨一个或多个SIMD通道执行所述经解码指令的收缩点积单元，其中，为了执行所述经解码指令，在第一收缩层处计算的点积将被输出到第二收缩层，其中，每个收缩层包括一组或多组互连的乘法器与加法器，每组乘法器与加法器用于生成点积。
- 一种图像处理器环境中的编译查询处理方法-201910678918.4
- 赵志强 - 哈尔滨汇拓投资中心（有限合伙）
- 2019-07-23 - 2019-10-29 - G06F9/30
- 本发明提供一种图像处理器环境中的编译查询处理方法，属于处理器技术领域。本发明首先在GPU中构造复合kernel；然后构造多个通道，每个通道由多个步骤一中构造的复合核组成，每个复合核内能够执行复杂的逻辑；再设置通道之间并行化处理数据；当GPU接收到查询编译指令，为该查询编译指令分配一个通道，每一个复合核执行一个逻辑步骤，同时将中间数据存储在GPU的主存中。本发明解决了现有GPU式图像处理器的查询处理速度受到带宽内存限制的问题。本发明图像处理器的查询处理。
- 长延时指令处理装置、方法以及设备、可读存储介质-201910761134.8
- 杨龚轶凡;闯小明;郑瀚寻;周远航 - 深圳芯英科技有限公司
- 2019-08-17 - 2019-10-25 - G06F9/30
- 本发明公开了一种长延时指令处理装置、方法以及计算机可读存储介质。将长延时指令分离成用于提取长延时指令的源操作数和源操作符的第一指令和用于读取第一指令的执行结果并输出至寄存器的第二指令。通过编号单元为第一指令和第二指令生成一一对应的写编号和读编号，使第一指令的执行结果写入缓冲单元后，第二指令能从缓冲单元中读取相应的执行结果。本发明中的长延时指令处理装置和方法通过将长延时指令运算部分与结果输出部分分离，使得运算部分在执行时，结果输出的目的寄存器可以被其他指令使用，极大地提高了寄存器资源的利用率。
- 检测装置处理异步事件的方法及检测装置-201710316446.9
- 刘雷波;罗奥;魏少军 - 清华大学
- 2017-05-08 - 2019-10-25 - G06F9/30
- 本发明提供了一种检测装置处理异步事件的方法及检测装置，所述方法包括：获取被测处理器在目标运行过程中执行异步事件的指令位置；以符合预定义行为的方式执行所述目标运行过程的任务时，在所述指令位置执行所述异步事件，其中所述预定义的行为是处理器的硬件行为标准。本发明实施例中，获取被测处理器在目标运行过程中执行异步事件的指令位置，并在所述指令位置执行所述异步事件，可使检测装置与被测处理器在相同的指令位置处理相同的异步事件。这样，在对处理器进行安全性检测时，可以使用本发明实施例的方法和装置消除异步事件这一不确定性因素的影响。
- 具有两个存储器位置的向量压缩2指令和扩展2指令-201780087847.X
- M·普洛特基诺夫;I·厄莫拉夫;A·博比尔 - 英特尔公司
- 2017-04-06 - 2019-10-25 - G06F9/30
- 所公开的实施例涉及具有两个存储器位置的向量compress2指令和expand2指令。在一个示例中，一种系统包括存储器和处理器，该处理器包括用于取出、解码、和执行指令的电路，该指令包括操作码、第一目的地操作数标识符、第二目的地操作数标识符、源操作数标识符、和控制掩码，其中，对于源操作数的每个元素，执行电路用于：通过执行元素的压缩和扩展中的一者来生成结果；以及基于控制掩码的对应于该元素的位的值，将结果存储到由第一目的地操作数标识符标识的第一位置，并且将第一目的地操作数标识符递增该结果的尺寸，否则，将结果存储到由第二目的地操作数标识符标识的第二位置，并将第二目的地操作数标识符递增该结果的尺寸。
- 一种积木式编程系统-201810250300.3
- 王威立;栗文雁;王思九;胡一帆 - 王威立
- 2018-03-26 - 2019-10-22 - G06F9/30
- 本发明提供了一种便于儿童和青少年理解、学习和掌握的积木式编程系统。系统由指令积木，拼接母板和编译器三个系统组成。使用者不需要操作辅助工具，按指令积木的编程顺序进行在拼接母板进行摆放就完成了系统程序的实现；使用简单方便，且增加了学习编程的趣味性和直观性。
- 一种指令集管理方法及其装置-201910614903.1
- 薛明辉 - 苏州铭威天欣信息科技有限公司
- 2019-07-10 - 2019-10-22 - G06F9/30
- 本发明公开了一种指令集管理方法及其装置，包括以下步骤：S1、生成指令模块；S2、接收外部的指令命令或预设的内部指令命令；S3、指令集解释器将接收到的指令命令解释为指令模块中对应的指令集，然后将指令集发送给执行模块；S4、执行模块执行指令集内容。本发明相较于现有技术，将指令命令解释为指令模块中对应的指令集，并由执行模块执行，指令命令的形式多元化，从而实现多元化的执行方式，更加方便。
- 基于状态机的运维操作方法、装置、电子设备及存储介质-201910630833.9
- 郭永帅 - 北京百度网讯科技有限公司
- 2019-07-12 - 2019-10-22 - G06F9/30
- 本发明实施例公开了一种基于状态机的运维操作方法、装置、电子设备及存储介质。所述方法包括：接收用户发送的启动操作流对应的状态机的触发消息；根据触发消息确定出操作流所包含的各个操作步骤以及各个操作步骤所包含的各个原子操作；将操作流所包含的第一个操作步骤作为当前操作步骤；根据当前操作步骤所包含的各个原子操作，在当前操作步骤对应的状态机结点上执行当前操作步骤；根据当前操作步骤的执行结果，确定当前操作步骤的下一个操作步骤，将下一个操作步骤作为当前操作步骤，重复执行上述操作，直到操作流所包含的最后一个操作步骤被执行完成为止。本发明实施例不仅可以提高操作复用度，还可以提高操作执行效率和操作执行安全性。
- 图形处理器寄存器重命名机制-201780053338.5
- 陈凯宇;路奎元;S·马余兰 - 英特尔公司
- 2017-07-25 - 2019-10-18 - G06F9/30
- 描述了一种处理装置。所述装置包括：图形处理单元(GPU)，所述图形处理单元包括用于处理图形上下文数据的多个执行单元、以及具有用于存储所述图形上下文数据的多个寄存器的寄存器堆；以及寄存器重命名逻辑，所述寄存器重命名逻辑用于通过将所述寄存器堆中的所述多个寄存器逻辑地分区为一组固定寄存器和一组共享寄存器来促进对所述多个寄存器的动态重命名。
- 具有指令链接能力的多线程处理器中的机会多线程-201580012421.9
- 王生洪;C·J·格洛斯纳;G·J·奈塞 - 优创半导体科技有限公司
- 2015-02-03 - 2019-10-18 - G06F9/30
- 计算装置确定具有发布序列的多个软件线程中的当前软件线程没有在一个时钟周期期间等待被发布给硬件线程的第一指令。所述计算装置识别所述发布序列中的具有等待被发布的指令的一个或多个替代软件线程。所述计算装置在所述时钟周期期间鉴于确定来自所述一个或多个替代软件线程当中的第二软件线程的第二指令与等待被发布的指令当中的任何其它指令没有相依性来选择所述第二指令。相依性鉴于从每个等待被发布的指令提取的链接比特的值而被识别。所述计算装置将第二指令发布给硬件线程。
- 数据转换方法和装置-201880011394.7
- 李似锦;赵尧;杨康 - 深圳市大疆创新科技有限公司
- 2018-02-28 - 2019-10-15 - G06F9/30
- 一种数据转换方法和装置，该方法包括：根据神经网络的第一目标层的权重对数域位宽和最大权重系数的大小，确定权重基准值；根据该权重基准值和该权重对数域位宽，将该第一目标层中的权重系数转换到对数域。该方法中，权重系数在对数域的权重基准值不是经验值，而是根据权重对数域位宽和最大权重系数确定的，可以改善网络的表达能力，提高网络的准确率。
- 用于具有可变精度输入操作数的融合乘-加操作的指令-201910148847.7
- D·达斯;N·K·梅勒普迪;M·杜塔;A·库马;D·穆迪盖雷;A·孔杜 - 英特尔公司
- 2019-02-28 - 2019-10-11 - G06F9/30
- 所公开的实施例关于用于具有可变精度输入的融合乘‑加(FMA)操作的指令。在一个示例中，一种用于执行非对称FMA指令的处理器包括：取出电路，用于取出FMA指令，该FMA指令具有用于指定操作码、目的地以及分别具有第一宽度和第二宽度的第一源向量和第二源向量的字段；解码电路，用于对取出的FMA指令解码；以及单指令多数据(SIMD)执行电路，用于通过以下步骤来处理第二源向量的、与适配到SIMD通道宽度的数量一样多的元素：将每个元素乘以第一源向量的对应元素，并将所得到的乘积与目的地的先前内容累加，其中，SIMD通道宽度是16位、32位和64位中的一种，第一宽度是4位和8位中的一种，并且第二宽度是1位、2位和4位中的一种。
- 用于处理高效多播操作的装置和方法-201910150424.9
- C·J·休斯;D·鲍姆 - 英特尔公司
- 2019-02-28 - 2019-10-11 - G06F9/30
- 一种用于处理高效多播操作的装置和方法。例如，一种处理器的一个实施例，包括：多个核，用于执行指令；共享电路区域，用于由多个核共享；第一高速缓存管理电路，与共享电路区域相关联，用于接收来自核的延迟预取消息，每个延迟预取消息包括可用于标识高速缓存行的地址或其部分；以及延迟预取管理器，包括多个条目，每个条目与延迟预取消息中的至少一个相关联，延迟预取管理器用于根据接收到每个新的延迟预取消息而更新条目中的一个或多个或生成新的条目，其中在接收到第一高速缓存行由第一核修改的通知时，延迟预取管理器用于将延迟预取响应消息传送至在与第一高速缓存行相关联的第一条目中标识的一个或多个核。
- 用于实现链式区块操作的系统和方法-201910151869.9
- C.J.休格斯;A.F.海内克;R.瓦伦丁;B.托尔;J.科巴尔;E.奥尔德-艾哈迈德-瓦尔 - 英特尔公司
- 2019-02-28 - 2019-10-11 - G06F9/30
- 所公开的实施例涉及用于实现链式区块操作的系统和方法。在一个示例中，处理器包括提取电路，其要提取一个或多个指令直到已提取多个指令，每个指令要指定源和目的地区块操作数；解码电路，其要解码所提取的指令；以及执行电路，其响应于已解码指令以：标识属于指令链的第一和第二已解码指令，动态地选择和配置包括要执行第一和第二已解码指令的第一和第二处理引擎（PE）的SIMD路径，以及留出第一已解码指令的所指定的目的地，并且替代地将第一已解码指令的结果从第一PE进行路由以供第二PE使用以实行第二已解码指令。
- 用于推测性有条件移动操作的装置和方法-201910152990.3
- A·阿布德;G·哈伯;J·斯塔克 - 英特尔公司
- 2019-02-28 - 2019-10-11 - G06F9/30
- 公开了用于推测性有条件移动指令的装置和方法。用于推测性有条件移动指令的装置和方法。一种处理器，包括：解码器，用于对第一推测性有条件移动指令进行解码；预测存储，用于存储与先前所执行的推测性有条件移动指令相关的预测数据；以及执行电路，用于读取与推测性有条件移动指令相关联的第一预测数据，并且用于基于该第一预测数据来推测性地或非推测性地执行该推测性有条件移动指令。
- 用于片矩阵乘法和累加的系统、方法和装置-201780086978.6
- R·凡伦天;Z·斯波伯;M·J·查尼;B·L·托尔;R·拉波波特;S·什沃茨曼;D·鲍姆;I·亚诺弗;E·乌尔德-阿迈德-瓦尔;M·阿德尔曼;J·考博尔;Y·戈比尔;S·卢巴诺维奇 - 英特尔公司
- 2017-07-01 - 2019-10-08 - G06F9/30
- 本文中详述的实施例涉及矩阵操作。具体而言，讨论了矩阵(片)乘法累加和负版本矩阵(片)乘法累加。例如，在一些实施例中，详述了：解码电路，用于对指令解码，该指令具有用于操作码、第一源矩阵操作数的标识符、第二源矩阵操作数的标识符、以及源/目的地矩阵操作数的标识符的字段；以及执行电路，用于执行经解码的指令以：将所标识的第一源矩阵操作数乘以所标识的第二源矩阵操作数；将乘法的结果加到所标识的源/目的地矩阵操作数；以及将加法的结果存储在所标识的源/目的地矩阵操作数中并将所标识的源/目的地矩阵操作数的未配置列归零。
- 数据处理装置中的向量逐元素操作-201880012011.8
- 格里戈里奥斯·马格克里斯;奈杰尔·约翰·斯蒂芬斯;雅各·埃本;姆布·埃约勒;大卫·汉纳·曼塞尔 - ARM有限公司
- 2018-02-02 - 2019-10-08 - G06F9/30
- 提供了一种数据处理装置、一种操作数据处理装置的方法、一种非暂态计算机可读存储介质、以及一种指令。该指令指定第一源寄存器、第二源寄存器、以及索引。响应于该指令而生成控制信号，引发处理电路针对第一源寄存器和第二源寄存器中的每个数据群组执行数据处理操作，以生成相应的结果数据群组，从而形成数据处理操作的结果。第一源寄存器和第二源寄存器中的每一者具有尺寸，该尺寸是数据群组的预先定义尺寸的至少两倍的正整数倍数，并且每个数据群组包括多个数据元素。针对每个数据群组的数据处理操作的操作数为在第一源寄存器的数据群组中通过索引来标识的选择的数据元素及第二源寄存器的数据群组中的每个数据元素。用于向量逐元素操作的技术，在寄存器宽度成长时为易扩展的。
- 加速SOC内核读取指令的方法及系统-201910557167.0
- 韩春 - 江苏沁恒股份有限公司
- 2019-06-25 - 2019-10-01 - G06F9/30
- 本发明公开了一种加速SOC内核读取指令的方法及系统,包括如下步骤：S1、数据预处理，指令分析单元读出Flash单元中的指令进行分析，将跳转地址及该跳转地址中存放的数据建立数据库；S2、将S1中建立的数据库存储在FLASH单元中；S3、将S2中存储于FLASH单元的数据写入指令缓存单元；S4、指令跳转时，指令控制单元将目标地址传输到FLASH单元和指令缓存单元，在Flash单元读取指令等待时将指令缓存单元的数据传输到内核，直至从FLASH单元中读到数据后指令控制单元将FLASH单元中的数据传输到内核。本发明在内核读取指令的地址发生跳转时，使得内核无需等待周期即可得到指令数据，提高了MCU的运算和处理能力。
- 数据处理装置中的乘-累加-201880012114.4
- 大卫·汉纳·曼塞尔;格里戈里奥斯·马格克里斯 - ARM有限公司
- 2018-01-26 - 2019-10-01 - G06F9/30
- 提供了一种数据处理装置、操作数据处理装置的方法、非暂态计算机可读存储介质、以及指令。指令指定第一源寄存器、第二源寄存器、以及一组N个累加寄存器。响应于该指令，生成控制信号，使得处理电路从第一源寄存器的内容中提取N个数据元素，执行N个数据元素中的每个数据元素与第二源寄存器的内容的乘法，并且将每个乘法的结果应用于一组N个累加寄存器中的相应的目标寄存器的内容。结果，以如下方式执行多个(N)乘法，该方式有效地提供了N倍于寄存器宽度的乘法器，但是不要求寄存器文件也变为N倍大。
- 数据处理装置中的加宽算数-201880012494.1
- 大卫·汉纳·曼塞尔 - ARM有限公司
- 2018-01-26 - 2019-10-01 - G06F9/30
- 提供了数据处理装置、操作数据处理装置的方法、非暂态计算机可读存储介质和指令。该指令指定第一源寄存器和第二源寄存器。响应于该指令，生成控制信号，从而使处理电路执行点积运算。为了该运算，从第一源寄存器和第二源寄存器中的每一个中提取至少第一数据元素和第二数据元素，使得然后将至少第一数据元素对和第二数据元素对相乘在一起。在第一源寄存器和第二源寄存器中的每一个上的多个寄存器内通道中的每一个中独立地执行点积操作。从而提供了每指令具有大密度运算的加宽运算。
- 一种基于指令推送的处理器系统和方法-201910560821.3
- 王侠 - 徐州工业职业技术学院
- 2019-06-26 - 2019-09-20 - G06F9/30
- 本发明公开了一种基于指令推送的处理器系统和方法，具体涉及计算机系统领域，包括处理器、内存缓存和系统缓存；所述处理器与内存缓存和系统缓存之间通过前端总线依次连接；所述处理器通过PCI总线和南北桥芯片转接连接有指令缓存器，所述指令缓存器还通过PCI总线与内存缓存连接；所述指令缓存器缓存系统编译的控制指令和处理器支持的运行指令。本发明使得前端总线通过的数据和PCI总线通过的指令能够分开，具有单独的传输通道，在处理器进行指令推送的过程中，与处理的数据传输互不干扰，且PCI总线和高频闪存芯片的传输速度保证了指令执行速度，能够大幅度的降低访问延迟，使得访问的通道延迟减少，使得处理器的执行速度得到提升。
- 二进制至格雷转换电路和FIFO存储器-201920225037.2
- S·M·罗塞利;G·谷亚纳西亚 - 意法半导体股份有限公司
- 2019-02-22 - 2019-09-20 - G06F9/30
- 本公开的各实施例涉及二进制至格雷转换电路和FIFO存储器。公开了一种用于执行二进制至格雷转换的电路。第一二进制信号表示目标值并且第二二进制信号存储在寄存器中。确定一组二进制候选值，其中每个二进制候选值的相应的格雷等效具有距第二二进制值的格雷等效为1的汉明距离。根据第一二进制信号和第二二进制信号的选择二进制候选值中的一个。在寄存器的输入处提供所选择的二进制候选值。通过确定所选择的二进制候选值的格雷编码等效来生成编码信号。
- 寄存器重命名、调用返回预测和预取的实现-201880006336.5
- 玛雅·穆吉尔;G·纳赛尔;A·约瑟夫·赫内;P·赫特利;M·森蒂尔威兰 - 优创半导体科技有限公司
- 2018-01-12 - 2019-09-20 - G06F9/30
- 处理器包括多个物理寄存器和通信地耦合到多个物理寄存器的处理器核心，处理器核心执行包括多个指令的进程，以：响应于用于无序执行的调用指令的发出，基于多个物理寄存器的头指针来识别多个物理寄存器中的第一物理寄存器；将返回地址存储在第一物理寄存器中，其中第一物理寄存器与第一标识符相关联；基于与进程相关联的调用堆栈的无序指针来将第一标识符存储在调用堆栈的第一条目中；以及使调用堆栈的无序指针递增并由调用堆栈的长度调节，以指向调用堆栈的第二条目。
- 一种处理两个有序类别序列保序性的方法及数据流-201910553168.8
- 林昱;韩晗;王新宇 - 四川新网银行股份有限公司
- 2019-06-24 - 2019-09-17 - G06F9/30
- 本发明公开了一种处理两个有序类别序列保序性的方法及数据流，属于分布式并行运算和存储空间优化技术领域，解决现有技术中保序性的处理速度低下的问题。本发明获取两个有序类别序列；基于有序类别序列的元素数量，分别为两个有序类别序列构建一个n*n矩阵，其中，n为元素数量；初始化构建好的矩阵，初始化后并行判断矩阵中所有交叉位置对应的行标与列标的关系，找出所有行标小于列标的交叉位置，基于所有行标小于列标的交叉位置的矩阵或基于所有行标小于列标的交叉位置的矩阵构建的二维数组，得到交叉位置所对应元素的比较关系，并赋值在交叉位置上，否则，不比较；基于两个比较完的矩阵或二维数组，得到最终结果。本发明用于处理两个有序类别序列的保序性。
- 响应指令执行舍入运算-201510697468.5
- R.埃克索哈;S.斯托里 - 英特尔公司
- 2007-09-21 - 2019-09-13 - G06F9/30
- 在一个实施例中，本发明包括一种方法，用于在处理器中接收舍入指令和立即值，确定立即值的舍入模式替换指示符是否有效，并且如果是这样的话，则在处理器的浮点单元中，响应该舍入指令并且根据在立即操作数中规定的舍入模式，以源操作数执行舍入运算。对其它的实施例进行了描述并要求其权益。
- 用于测试事务性执行状态的指令和逻辑-201610081188.6
- R·拉吉瓦尔;B·L·托尔;K·K·赖;M·C·梅尔腾;M·G·迪克森 - 英特尔公司
- 2013-06-19 - 2019-09-13 - G06F9/30
- 本申请公开了用于测试事务性执行状态的指令和逻辑。公开了用于测试事务性执行状态的新颖指令、逻辑、方法和装置。实施例包括解码用于开始事务性区域的第一指令。响应于该第一指令，产生用于一组架构状态寄存器的检查点，并追踪来自与该第一指令相关联的事务性区域中的处理元件的存储器访问。然后解码用于检测该事务性区域的事务性执行的第二指令。响应于解码第二指令而执行操作，以确定第二指令的执行上下文是否在该事务性区域之内。然后响应于第二指令而更新第一标志。在一些实施例中，响应于第二指令，可选地更新寄存器，和/或可选地更新第二标志。
- 测试待处理外部中断指令-201880007212.9
- D·格雷纳;T·斯莱格尔;J·P·库巴拉;M·法雷尔;J·穆德 - 国际商业机器公司
- 2018-01-04 - 2019-09-13 - G06F9/30
- 本发明提供对待处理外部中断的测试。测试待处理外部中断指令测试待处理外部中断。用于待处理外部中断的测试基于一个或多个程序指定的子类，而不管机器是否针对中断的这些类别被启用。指令提供针对被测试的这些子类的指示，以指示是否存在针对这些子类的任何待处理外部中断。
- 专利分类
