[发明专利]一种GPDSP中DMA数据合并传输方法有效

专利信息
申请号: 201711483793.7 申请日: 2017-12-29
公开(公告)号: CN108062282B 公开(公告)日: 2020-01-14
发明(设计)人: 马胜;雷元武;张美迪;万江华;陈胜刚;李勇;彭元喜;孙书为 申请(专利权)人: 中国人民解放军国防科技大学
主分类号: G06F13/28 分类号: G06F13/28;G06F15/78
代理公司: 43008 湖南兆弘专利事务所(普通合伙) 代理人: 周长清;胡君
地址: 410073 湖南*** 国省代码: 湖南;43
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种GPDSP中DMA数据合并传输方法,该方法包括:当需要执行DMA数据合并传输时,由发起DMA数据合并传输事务的DMA作为主DMA,并生成对应多个参与核的读请求发送至片上网络;各参与传输的参与核作为从DMA从片上网络中接收对应的读请求,并在返回数据至片上网络时进行计数直至传输事务结束。本发明能够启动一次DMA事务实现数据合并传输,且具有实现方法简单、所需成本低、数据传输及DDR写效率高、DMA开销及功耗低、数据传输带宽大等优点。
搜索关键词: 一种 gpdsp dma 数据 合并 传输 方法
【主权项】:
1.一种GPDSP中DMA数据合并传输方法,其特征在于,该方法包括:当需要执行DMA数据合并传输时,由发起DMA数据合并传输事务的DMA作为主DMA,并生成对应多个参与核的读请求发送至片上网络;各参与传输的参与核作为从DMA从所述片上网络中接收对应的读请求,并在返回数据至片上网络时进行计数直至传输事务结束;/n所述在返回数据至片上网络时进行计数具体包括:预先为每个所述参与核设置一个用于控制传输事务结束的从机计数寄存器M_SCR,每当所述参与核返回数据至片上网络时,启动对应的所述从机计数寄存器M_SCR计数;当各所述参与核的所述从机计数寄存器M_SCR均计数达到指定阈值时结束当前合并传输事务;/n所述各参与传输的参与核作为从DMA从所述片上网络中接收对应的读请求具体包括:预先设置用于配置需要接收读请求的各参与核的信息的源选择向量M_SrcVec,各所述参与核根据所述源选择向量M_SrcVec的配置从所述片上网络中接收对应的读请求;/n所述各参与传输的参与核作为从DMA从所述片上网络中接收对应的读请求还包括:预先设置合并循环次数参数M_SHIFT以及合并步参数M_STEP,通过所述合并循环次数参数M_SHIFT配置需要参与传输的参与核的个数,所述源选择向量M_SrcVec具体包括n位,每一位对应一个参与核是否需要接收读请求的状态,当所述源选择向量M_SrcVec左移所述合并循环次数参数M_SHIFT次后,将所述源选择向量M_SrcVec重载为初始值,通过所述合并步参数M_STEP配置每次移位的长度。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科技大学,未经中国人民解放军国防科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711483793.7/,转载请声明来源钻瓜专利网。

同类专利
  • 数据处理装置及直接存储器访问方法-201810875304.0
  • 吴汉;张亚辉;杨泽鹏 - 扬智科技股份有限公司
  • 2018-08-03 - 2020-02-14 - G06F13/28
  • 一种数据处理装置及直接存储器访问方法。数据处理装置包括中央处理器(CPU)、直接存储器访问(DMA)控制器及存储模块。CPU提供第一访问信息以及第二访问信息。存储模块包括输入缓冲区、第一暂存区、第二暂存区及输出缓冲区。包括多个数据段的特定数据存储在输入缓冲区。数据段当中包括数据被分散存储在不同的输入缓冲区的特定数据段。DMA控制器依据第一访问信息分别将位于对应的输入缓冲区中且非为特定数据段的数据段传输至对应的输出缓冲区。CPU将特定数据段从不同的输入缓冲区中复制到第一暂存区,DMA控制器依据第二访问信息将位于第一暂存区中的特定数据段传输至第二暂存区,且CPU将位于第二暂存区中的特定数据段分别复制至不同的输出缓冲区。
  • 直接存储器存取-201910641180.4
  • F·克卢特 - 意法半导体(格勒诺布尔2)公司
  • 2019-07-16 - 2020-01-31 - G06F13/28
  • 本公开涉及直接存储器存取。一种系统,包括直接存储器存取控制器和耦合到直接存储器存取控制器的存储器。存储器存储记录的链接列表。每个记录包含确定下一个记录的字段的数目的第一字段。例如,每个记录可以表示由直接存储器存取控制器进行的数据传递的执行的参数。
  • 一种利用DMA实现高速CAN波特率的自动识别方法-201710299681.X
  • 何玮 - 北京欧鹏巴赫新能源科技股份有限公司
  • 2017-05-02 - 2020-01-21 - G06F13/28
  • 本发明公开了一种利用DMA实现高速CAN波特率的自动识别方法,DMA采集输入管脚的电平,所述DMA接收CAN.RX的数据信号;所述DMA接收定时器发射的高频率的信号;所述DMA每接收一次信号,就读取一次IO输入寄存器,并将其值写入RAM中。本发明相比现有技术的优点在于:(1)DMA一般用于通讯过程中,外设与内存间自动数据传输,极少用于I/O端口的数据采集。但是在波特率检测这种特殊情况下,这种特殊的用法有不可替代的优点。(2)因为是DMA直接读取外设管脚的寄存器,对CAN接收管脚没有其他要求。(3)由于不需要进中断,CPU资源占用少,采样速率高,且采样结果准确。
  • 一种基于PCIE的DMA数据传输系统及方法-201910933066.9
  • 吴世勇;苏庆会;王凯霖;王斌;李银龙;徐诺;刘武忠;廖正赟;彭金辉 - 郑州信大捷安信息技术股份有限公司
  • 2019-09-29 - 2020-01-14 - G06F13/28
  • 本发明提供一种基于PCIE的DMA数据传输系统及方法,所述系统包括:PCIE设备和主机,所述PCIE设备通过PCIE总线与所述主机进行数据交互;所述PCIE设备:包括DMA模块,所述DMA模块用于读取所述主机中的数据,和/或,将所述PCIE设备中的数据写入到所述主机中;本发明只需要向DMA模块一次性赋值待传输数据的首地址和长度,后续每经过一次TLP数据包或TLP请求包封装,则剩余的待传输数据的首地址和长度进行实时计算更新,便于后续根据当前待传输数据的首地址和长度来实时计算当前TLP数据包或TLP请求包的长度,且封装后的每一个TLP数据包或TLP请求包均不跨越4KB边界。本发明通过硬件方式实现解决TLP包跨越4KB边界时会被丢弃的问题,且传输效率高。
  • 一种基于流水线的DMA数据传输处理方法-201910571284.2
  • 高金超;赵连云;韩华锦 - 中国船舶重工集团公司第七0七研究所
  • 2019-06-28 - 2019-12-31 - G06F13/28
  • 本发明涉及一种基于流水线的DMA数据传输处理方法,步骤为:S1将PC机与FPGA芯片内部分别设置多个缓存区域;S2将待处理数据分解为顺序执行的多个子任务,存储到PC机的多个缓存区域;S3将第一内存中数据传送到第一FIFO缓冲;S4当第一内存中数据传输完毕后,将第二内存中数据传输到第二FIFO缓冲,同时FPGA芯片对第一FIFO中缓存数据处理;S5当第一FIFO中数据处理完毕,且第二内存中数据传输完毕后,将第一FIFO处理完毕后数据传送回第一内存,第二FIFO中数据同时处理;S6当第二FIFO中数据处理完毕,且第一FIFO中数据传输完毕后,将第二FIFO处理完毕后数据传送回PC第二内存,完成一个处理循环;S7再次启动DMA流水线1,依次类推,直至处理全部数据。本方法提高了数据传输效率和处理效率。
  • 一种面向片外非易失性存储的安全防护方法-201910859190.5
  • 冯彦朝;郭御风;马卓;陈志强;胡乔乔;张旭;刘艳丽;胡权;张璐;张明;朱明帅;王振江 - 天津飞腾信息技术有限公司
  • 2019-09-11 - 2019-12-24 - G06F13/28
  • 本发明公开了一种面向片外非易失性存储的安全防护方法,将片外非易失性存储器的空间划分为安全存储区域和普通存储区域,并基于TEE与REE双体系结构,将TEE的请求数据加密后通过TEE的驱动直接存入片外非易失性存储器的安全存储区域,而REE不能访问安全存储区域,REE只能访问普通存储区域。本发明解决了现有片外非易失性存储的安全方案面临的硬件成本高、功耗高、面积大或安全风险等技术问题,完成了TEE和REE对片外非易失性存储器的分区访问,增强了片外非易失性存储器的安全防护,且本发明设计简单,对性能的影响较小,具有很大的灵活性,兼顾了安全性、性能及成本三方面的要求。
  • 多通道DMA控制传输装置-201910883888.0
  • 李帆;杨晓华;张蓓蕾;双小川;黄建青;洪亮 - 上海航天测控通信研究所
  • 2019-09-18 - 2019-12-20 - G06F13/28
  • 本发明提供了一种多通道DMA控制传输装置,包括:计算机、CPCI总线接口和多个数据传输通道;计算机通过CPCI总线接口与多个数据传输通道的一端通信连接,数据传输通道的另一端与设备连接;其中,数据传输通道包括:总线桥接电路、下位机、解调AD采集电路、图像数据接收电路、模拟量采集电路、时钟源;计算机通过CPCI总线接口与总线桥接电路通信连接,总线桥接电路通过本地总线与下位机通信连接,下位机分别与解调AD采集电路、图像数据接收电路、模拟量采集电路、时钟源电连接。本发明能够实现下位机数据快速上传给计算机;满足多数航天测控系统中设备的测试需求,具备一定通用性、扩展性,配置灵活,可控性佳。
  • 基于一致性加速接口的直接内存操作实现方法-201611245747.9
  • 周涛;王辉;徐刚;陈秋荣;徐万方;刘万鹏;王天建;孔丽 - 北京四方继保自动化股份有限公司
  • 2016-12-29 - 2019-12-10 - G06F13/28
  • 一种基于一致性加速接口的直接内存操作实现方法,由FPGA在内部实现接收外设,将接收到的数据以直接内存存取的方式写入内存,并将数据包的描述信息同时写入内存,以数据包描述信息队列写指针更新的方式通知ARM处理器,ARM处理器以中断或查询的方式识别此指针是否更新,计算读写指针差,获取待处理数据包数量信息,数据的处理过程是,首先读取数据包描述信息,再根据所描述的数据包属性决定是否处理对应的数据包。本发明极大提高了处理器的处理效率和灵活性,简化了系统复杂性,相应提高了传输可靠性。用于数据吞吐量大、处理实时性要求高的电力系统控制领域。
  • 一种数据交互方法和计算设备-201711153859.6
  • 陈焱 - 华为技术有限公司
  • 2017-11-17 - 2019-11-29 - G06F13/28
  • 本申请实施例提供一种数据交互方法和计算设备,涉及IT领域,能够提高BIOS与BMC的数据交互效率。其方法为:BIOS通过PCIE通道将第一应用的第一数据包拷贝到第一共享交互区域;BMC通过内存通道从第一共享交互区域获取第一数据包;BMC根据第一应用与第二应用的映射关系确定指示第二应用获取第一数据包。其中,BMC中包括虚拟的PCIE设备,虚拟的PCIE设备中包括I/O内存空间,I/O内存空间包括第一共享交互区域。本申请实施例应用于包含BIOS和BMC的数据传输场景。
  • 大规模数据传输方法及系统-201710103227.2
  • 李超;黄俞翔 - 深圳市恒扬数据股份有限公司
  • 2017-02-24 - 2019-11-22 - G06F13/28
  • 本发明适用于通信技术领域,提供了大规模数据传输方法,包括:在数据传输开始时,由应用程序调用驱动程序使得驱动程序向控制器发起写操作,写操作包括第一用户态流程和第一内核态流程;当第一用户态流程执行完成后,在执行第一内核态流程时驱动程序向控制器发起读操作,使第一内核态流程和第二用户态流程同时进行,其中,读操作包括第二用户态流程和第二内核态流程;当第二用户态流程执行完成后,在执行第二内核态流程时驱动程序再次向控制器发起写操作,使第二内核态流程与驱动程序再次向控制器发起的写操作同时进行;循环执行上述流程,直至数据传输完成。本发明通过在数据传输时,读操作和写操作同时进行,尤其是在数据规模比较大的时候,可以提高数据传输效率。
  • 基于分布式仲裁的可编程输入输出PIO写合并装置和方法-201710996013.2
  • 王克非;张磊;徐亚东;黄文斌 - 深圳市楠菲微电子有限公司
  • 2017-10-23 - 2019-11-19 - G06F13/28
  • 本发明实施例提供一种基于分布式仲裁的可编程输入输出PIO写合并装置和方法,属于数据通信领域。至少一个写合并缓存器模块中的每个写合并缓存器模块对应一个分布式仲裁器模块,所述PIO接口模块用于将接收到的PIO写请求处理为适合所述至少一个写合并缓存器模块的格式,其中所述PIO写请求包括写地址和写数据;每个写合并缓存器模块用于接收所述PIO写请求,并且存储有与所述写地址相同的缓存器地址的写合并缓存器模块输出命中信号;每个分布式仲裁器模块用于在接收到所述命中信号时输出使能信号,使对应的写合并缓存器模块根据所述写地址的地址偏移写入所述写数据。本发明易于实现、扩展性好、通用性强,可以最大限度的简化数据处理过程。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top