[发明专利]基于FPGA与STM32的超声波数字信号双芯处理系统及方法有效

专利信息
申请号: 201710527006.8 申请日: 2017-06-30
公开(公告)号: CN107256202A 公开(公告)日: 2017-10-17
发明(设计)人: 彭超;杨航 申请(专利权)人: 东莞理工学院
主分类号: G06F15/76 分类号: G06F15/76
代理公司: 东莞市神州众达专利商标事务所(普通合伙)44251 代理人: 皮发泉
地址: 523808 广东省东*** 国省代码: 广东;44
权利要求书: 暂无信息 说明书: 暂无信息
摘要: 发明公开了一种基于FPGA与STM32的超声波数字信号双芯处理系统及方法,属于超声波探测技术领域。系统包括前置电路、A/D转换芯片、FPGA芯片、STM32芯片,所述FPGA芯片包括控制单元、时序产生单元、串口发送器、FIFO缓存单元,方法基于上述系统实现。本发明的基于FPGA与STM32的超声波数字信号双芯处理系统及方法,克服了现有技术中的缺陷。采用FPGA与STM32相结合的方式,相互取长补短,利用FPGA的高效率及可编程等特点避免了过多的硬件连线。利用STM32对数据进行处理,可以利用现有的程序库对外设进行操作,十分方便。
搜索关键词: 基于 fpga stm32 超声波 数字信号 处理 系统 方法
【主权项】:
一种基于FPGA与STM32的超声波数字信号双芯处理系统,包括前置电路、A/D转换芯片,其特征在于,所述基于FPGA与STM32的超声波数字信号双芯处理系统还包括FPGA芯片、STM32芯片,所述FPGA芯片包括控制单元、时序产生单元、串口发送器、FIFO缓存单元,控制单元分别连接串口发送器、时序产生单元、FIFO缓存单元、前置电路,时序产生单元还连接串口发送器、A/D转换芯片,FIFO缓存单元还连接串口发送器、A/D转换芯片,A/D转换芯片还连接前置电路,STM32芯片连接串口发送器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东莞理工学院,未经东莞理工学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710527006.8/,转载请声明来源钻瓜专利网。

同类专利
  • 一种微控制器单元-201810403982.7
  • 景蔚亮;陈邦明 - 上海新储集成电路有限公司
  • 2018-04-28 - 2019-11-05 - G06F15/76
  • 本发明公开了一种微控制器单元,包括3D非易失性存储阵列,且微控制器单元和3D非易失性存储单元集成在同一个硅衬底上。微控制器单元实现在3D非易失性存储阵列的下面,或者微控制器单元实现在3D非易失性存储阵列的侧面。微控制单元内部分或全部存储单元由3D非易失性存储阵列。利用微控制器单元读取存储在3D非易失性存储阵列中的数据进行处理,处理包括机器学习和/或查询和/或去重等操作。本发明提出的微控制器单元结构一方面可以解决传统微控制器中存储容量较小,不能存储大量数据的缺点,另一方面解决了大容量存储器不能应用于物联网中的缺点,因此可以基于本发明提出的结构应用于物联网节点的计算和机器学习等。
  • 一种手持式高精度数据采集仪-201920619400.9
  • 乔爱民;罗少轩;彭锦耀;张炜 - 蚌埠传感器系统工程有限公司
  • 2019-04-30 - 2019-11-05 - G06F15/76
  • 本实用新型公开了一种手持式高精度数据采集仪,包括有嵌入式MCU,系统电源电路,分别与嵌入式MCU连接的传感器信号接口电路、实时时钟电路、LCD显示驱动接口电路、键盘输入电路和EEPROM存储器电路;嵌入式MCU为基于CIP‑51内核的混合信号系统芯片,兼容51核单片机,内部集成有RC振荡器、可编程增益放大器和24bit模数转换器。本实用新型采用高集成度的嵌入式MCU可以保证手持式数据采集仪的体积较小,内部集成的高精度ADC可以保证在电路板面积较小的前提下实现高精度数据采集,低功耗设计及电池供电可以保证手持式移动数据采集应用。
  • 一种安全计算机-201920598759.2
  • 李贺;黄亮;王东民;王新忠;冯震 - 北京和利时系统工程有限公司
  • 2019-04-28 - 2019-10-25 - G06F15/76
  • 本申请公开了一种安全计算机,所述安全计算机包括两个或两个以上的通道,所述两个或两个以上的通道构成安全比较结构,其中:每个通道分别包括一个中央处理单元CPU和一个现场可编程门阵列FPGA,每个通道上的CPU和FPGA集成在一个芯片上。本申请通过将每个通道上的CPU和FPGA集成在一个芯片上,实现了体积尽量小的二取二安全计算机架构,满足了小空间安全系统的应用场景。
  • 用于辅助病理学家标识放大的组织图像中的肿瘤细胞的方法和系统-201780087287.8
  • M.C.斯顿普;L.彭;Y.刘;K.K.加德帕利;T.科尔伯格 - 谷歌有限责任公司
  • 2017-02-23 - 2019-10-15 - G06F15/76
  • 公开了一种用于在标识淋巴结组织中肿瘤细胞的存在方面辅助病理学家的方法、系统和机器。在第一放大率(例如40X)下的淋巴结组织的数字图像被细分成多个矩形“图块”。然后针对每个图块确定恶性肿瘤可能性得分。得分是通过使用被编程为深度神经网络模式识别器的集合的计算机系统分析来自图块的像素数据(例如,以图块为中心并包括图块的像素数据)而获得的,每个深度神经网络模式识别器在图块的不同放大率水平上操作。生成载玻片的表示或“热图”。根据(1)由深度神经网络模式识别器的集合的组合输出分配给图块的恶性肿瘤可能性得分,以及(2)将不同的颜色(或灰度值)分配给被分配给图块的恶性肿瘤可能性得分的不同值的代码,来给每个图块分配颜色或者灰度值。
  • 用于配对设备以使用应用请求来完成任务的方法、系统及介质-201780069723.9
  • 西恩·万·范 - 西恩·万·范
  • 2017-10-10 - 2019-10-11 - G06F15/76
  • 提供了用于配对设备以完成任务的方法、系统及介质。在一些实施例中,所述方法包括:在第一用户设备处识别待完成任务的指示;由第一用户设备向服务器发送指示待完成任务的信息以及对应于第一用户设备的识别信息;确定是否已经经过了预定持续时间;响应于确定已经经过预定持续时间,从第一用户设备向服务器发送确定第二用户设备是否已经完成所述任务的请求;并且响应于从服务器接收第二用户设备已经完成任务的指示,从服务器检索对应于该任务的数据。
  • 利用使用音频持续时间的机器学习模型进行的音频分类-201780085711.5
  • S·巴里塔卡;M·S·阿瑟瑞亚 - 惠普发展公司有限责任合伙企业
  • 2017-04-28 - 2019-09-17 - G06F15/76
  • 一种音频信号分类器,所述音频信号分类器包括用于从音频信号中提取元数据的特征提取器,所述元数据定义所述音频信号的多个特征,所述特征提取器用于生成包括所述音频信号的所选择的特征的特征向量,所选择的特征包括所述音频信号的持续时间,并且每个所选择的特征具有特征值。一种机器学习模型,所述机器学习模型被训练成基于所述特征向量将所述音频信号分类为多个音频信号类别中的一个音频信号类别。所述机器学习模型用于基于所述特征值提供多个类别值,每个类别值与所述多个音频信号类别中的一个音频信号类别相对应,所述多个类别值共同指示所述音频信号的类别。
  • 主芯片与北斗芯片共享内存的结构及系统级封装、PCB板-201611006059.7
  • 胡德才;袁涛;朱健;傅文海;向兴富;元磊 - 湖南国科微电子股份有限公司
  • 2016-11-16 - 2019-09-13 - G06F15/76
  • 本发明公开了一种主芯片与北斗芯片共享内存的结构及系统级封装、PCB板,包括主芯片、北斗芯片和闪存芯片,主芯片上设有闪存控制器,北斗芯片的片选端、闪存控制器的片选端均与仲裁单元的输入端相连,仲裁单元的输出端与闪存芯片相连,数据选择器和数据分配器的控制端均与仲裁单元的第二输出端相连;北斗芯片和闪存控制器的输出端均与数据选择器相连;数据分配器的第一输出端与北斗芯片相连,数据分配器的第二输出端与闪存控制器相连;数据选择器的输出端、数据分配器的输入端均与闪存芯片相连。本发明实现了主芯片与北斗芯片对闪存芯片的共享,封装尺寸小、封装成本和测试成本低;占用PCB板面积小、PCB板制作成本低;工作可靠性和安全性高。
  • 嵌入式核心处理模块及嵌入式设备-201920397182.9
  • 魏功赛;赵魁;陈巍 - 北京科利通技术有限公司
  • 2019-03-26 - 2019-09-03 - G06F15/76
  • 本申请提供一种嵌入式核心处理模块及嵌入式设备,所述嵌入式核心处理模块包括:设置于线路板上的ARM芯片;与所述ARM芯片连接的多个内存颗粒;与所述ARM芯片连接的多个晶体振荡器,所述多个晶体振荡器用于为所述ARM芯片提供主时钟及实时时钟;设置于所述线路板上的至少一个金手指连接器,所述金手指连接器的多个触点分别通过所述线路板上的走线与所述ARM芯片的多个扩展端口连接,所述金手指连接器用于与载板连接。通过嵌入式核心处理模块上的金手指连接器实现嵌入式核心处理模块与载板的连接,使得使嵌入式核心处理模块和载板可以分别单独更改硬件设计,而不会相互影响,产品的更新和设计改良可以更加方便。
  • 一种双GPU板卡-201920250061.1
  • 梁超;赵现普 - 苏州浪潮智能科技有限公司
  • 2019-02-27 - 2019-08-16 - G06F15/76
  • 本实用新型提出了一种双GPU板卡,该板卡包括第一GPU、第二GPU、高速连接器、电源连接器和时钟缓冲器,第一GPU和第二GPU均带有SXM2接口,且两者之间通过NVLINK连接。电源连接器将P12V以及P5V电源传输给第一GPU和第二GPU,时钟缓冲器将上行服务器主板设备提供的100M时钟信号转换给第一时钟信号和第二时钟信号,并分别将第一时钟信号发送给第一GPU,第二时钟信号发送给第二GPU。本实用新型提出的一种双GPU板卡,为了保证双GPU之间NVLINK信号质量,不使用线缆连接,将两个带有SXM2接口的GPU放在同一个GPU板上,保证两个GPU同时上电复位以及工作。
  • 平衡电路及计算机-201821993717.0
  • 徐志文;程文杰 - 北京比特大陆科技有限公司
  • 2018-11-30 - 2019-06-18 - G06F15/76
  • 本公开实施例涉及一种平衡电路及计算机。包括:计算模块,计算模块中包括N个串联的计算单元;N个平衡模块,一个平衡模块与一个计算单元并联,用于平衡计算单元之间的电压;其中,N为大于等于2的整数。本实施例提供的平衡电路及计算机中,设置有与每个计算单元都并联的平衡模块,通过平衡模块能够平衡各个计算单元两端的压差,从而使得各个计算单元间的压差平衡,解决由于计算单元两端的压差过高或过低导致计算单元计算能力下降的问题。
  • 负载均衡的方法、装置、丛集和众核处理器-201410521368.2
  • 李景超 - 杭州华为数字技术有限公司
  • 2014-09-30 - 2019-05-28 - G06F15/76
  • 本发明实施例提供了一种负载均衡的方法、装置和丛集,该方法应用于众核处理器内的丛集,该方法包括:获取该丛集的多个处理器核中每一个处理器核的负载量,该处理器核的负载量由该处理器核的至少一种待执行线程确定;根据该丛集的多个处理器核中每一个处理器核的负载量确定第一处理器核和第二处理器核,其中,该第一处理器核为待迁出线程的处理器核,该第二处理器核为待迁入线程的处理器核;将该第一处理器核中的一个或多个待执行线程迁入到该第二处理器核中。
  • 分层且并行分区网络-201480063568.6
  • A.K.米什拉;H.S.戴维;D.S.邓宁 - 英特尔公司
  • 2014-12-16 - 2019-05-17 - G06F15/76
  • 根据本描述,提供了包括用于互连一个或多个集成电路管芯上的部件的多个并行分区分组网络的分层且并行分区网络。在一个实施例中,每个并行分区分组网络都独立于其他并行分区分组网络并且具有在单元层次级别的单元级别交换机。在另一方面,每个并行分区分组网络都具有在单元到单元层次级别的单元到单元级别交换机。本文描述了其他方面。
  • 一种片上系统、图形绘制方法、中间层及嵌入式设备-201510368425.2
  • 赵丙山 - 深圳市中兴微电子技术有限公司
  • 2015-06-29 - 2019-04-30 - G06F15/76
  • 本发明公开了一种片上系统,包括:中央处理器,用于运行中间层;图形处理器,用于从所述中间层中获取配置信息、待绘制的图形数据和与所述图形数据对应的处理任务,根据所述处理任务和所述配置信息对所述图形数据进行绘制,得到第一图形画面,并将所述第一图形画面输出给帧缓冲设备;帧缓冲设备,用于所述中间层获取所述配置信息、图形数据和所述处理任务,缓冲所述配置信息、图形数据和所述处理任务;中央处理器,还用于从帧缓冲设备中获取所述配置信息、所述图形数据和所述处理任务,根据所述处理任务和所述配置信息对所述图形数据进行绘制,得到第二图形画面。本发明同时还公开了一种图形绘制方法、中间层及嵌入式设备。
  • 处理板卡-201821779509.0
  • 严寒;梁喆;侯丽丽 - 北京旷视科技有限公司
  • 2018-10-30 - 2019-04-19 - G06F15/76
  • 本申请实施例提供了一种处理板卡,涉及电子设备领域。处理板卡包括:处理芯片、交换机和PCIE接口。处理芯片中集成封装了编解码器、FPGA和ARM,处理芯片内的编解码器、FPGA和ARM连接处理芯片内的总线。交换机分别与主机、PCIE接口和处理芯片内的总线连接。PCIE接口与主机连接。由于处理板卡上设计了将编解码器、FPGA和ARM集成的处理芯片,故该处理芯片可以具备完整处理流程。由于将编解码器、FPGA和ARM集成,故可以降低处理板卡上的芯片数量,从而降低板卡面积,并也降低了芯片间的互联复杂性,进而降低了处理板卡的设计难度。
  • 具有嵌入式浮点结构的数字信号处理模块-201210141691.8
  • M·朗哈默 - 阿尔特拉公司
  • 2012-05-09 - 2019-04-12 - G06F15/76
  • 本发明涉及一种专用处理模块,其包括第一浮点算术操作器级、第二浮点算术操作器级以及在所述专用处理模块内的可配置互连,所述可配置互连用于将信号路由到所述第一和第二浮点算术操作器级中的每一级中并且将信号路由出所述第一和第二浮点算术操作器级中的每一级。在某些实施例中,可配置互连可以被配置为将多个模块输入路由到第一浮点算术操作器级的输入,将模块输入中的至少一个路由到第二浮点算术操作器级的输入,将第一浮点算术操作器级的输出路由到第二浮点算术操作器级的输入,将模块输入中的至少一个路由到另一个这种模块的直接连接输出,将第一浮点算术操作器级的输出路由到直接连接输出,以及将来自另一个这种模块的直接连接输入路由到第二浮点算术操作器级的输入。
  • 框式设备-201821368113.7
  • 张智彬 - 新华三技术有限公司
  • 2018-08-23 - 2019-03-12 - G06F15/76
  • 本实用新型提供的框式设备,涉及时间同步技术领域。所述框式设备包括:主板卡,该主板卡包括中断信号产生电路,用于在该主板卡生成时间同步报文时产生中断信号;从板卡,该从板卡与所述主板卡通信连接,以进行报文交互;中断信号传输电路,该中断信号传输电路电性连接于所述主板卡与所述从板卡之间,用于将所述中断信号传输给所述从板卡。所述从板卡用于根据接收到的时间同步报文中包含的所述主板卡的系统时间、接收到所述时间同步报文时该从板卡的系统时间以及接收到所述中断信号时该从板卡的系统时间进行系统时间的更新。通过上述设置,可以改善现有技术中主从板卡之间的系统时间存在较大误差的问题。
  • 数据处理芯片及LED显示系统-201810917946.2
  • 赵雄;李选中;吴振志;吴涵渠 - 深圳市奥拓电子股份有限公司
  • 2018-08-13 - 2019-01-18 - G06F15/76
  • 本发明涉及一种数据处理芯片及LED显示系统,数据处理芯片,应用于LED显示系统,包括:中央处理单元,用于接收指令,并根据接收的指令,对数据进行处理;存储单元,用于存储数据;接口单元,用于接收和发送数据;时钟管理单元,用于产生预设的时钟频率;总线,连接中央处理单元、存储单元、接口单元及时钟管理单元;DMA通道,连接存储单元和接口单元,当向外发送数据时,接口单元通过DMA通道,直接读取所述存储单元中的数据,向外发送。接口单元可以用其与存储单元之间的DMA通道向外发送数据,不用等待总线,不影响中央处理单元的数据处理,数据的处理、传输效率更高。修改指令,即可调整芯片执行的功能,产品的设计更加灵活。
  • 一种面向智能物联的同步串行大数据可靠传输方法-201711427894.2
  • 陶飞;邹孝付;左颖 - 北京航空航天大学
  • 2017-12-26 - 2018-12-07 - G06F15/76
  • 本发明公开了一种面向智能物联的同步串行大数据可靠传输方法,该方法利用VHDL语言设计并在FPGA上实现,具体包括:同步串行数据接收模块:FPGA同步串行时钟接收管脚的上升沿检测;建立BRAM将接收到的数据进行一级缓存并判断数据的有效性;读取一级缓存中的数据并保存到另一个BRAM中进行二级缓存,当一级缓存中的数据存在连续5个高电平时,跳过下一个数据接着读取。同步串行数据发送模块:利用FPGA主时钟分频得到同步串行发送时钟;在同步串行发送时钟下降沿时将待发送的数据按照bit位从低到高的顺序依次赋值给FPGA同步串行数据发送管脚,并检测FPGA同步串行数据发送管脚是否存在连续5个高电平,如果存在就插入一个低电平,并赋值给FPGA同步串行数据发送管脚。
  • 一种多路计算机系统-201510527490.5
  • 王磊 - 浪潮(北京)电子信息产业有限公司
  • 2015-08-25 - 2018-11-20 - G06F15/76
  • 本发明公开了一种多路计算机系统,包括:融合应用模块基于PCIe信号与系统进行互连;计算模块负责系统内应用数据的计算和处理,通过PCIe的信号总线与系统进行互连;分布式交换模块对系统内连接所有的计算模块,对系统外提高速连接通道;PCIe交换模块负责整个系统中PCIe数据的接收、交换与转发;存储控制模块连接PCIe交换模块和磁盘存储模块,将PCIe信号转换为磁盘存储信号;磁盘存储模块通过存储控制模块将内部独立的物理磁盘组建成磁盘阵列;I/O扩展模块提供扩展插槽;基础控制模块对系统内部各模块进行监控和管理。本发明提升了整个计算机体系的性能。
  • 用于选择数据元素的硬件加速器-201810169000.2
  • M·马米迪帕卡;S·詹德亚拉;A·恩凯;N·R·斯;S·舒巴拉莫内 - 英特尔公司
  • 2018-02-28 - 2018-10-23 - G06F15/76
  • 本申请公开了用于选择数据元素的硬件加速器。处理器可以包括多个处理元件以及用于选择数据元素的硬件加速器。所述硬件加速器可以:访问包括数据元素集的输入数据集,每个数据元素具有分数值;基于所述数据元素集的所述分数值将箱计数器递增,每个箱计数器用于对具有相关联分数值的多个数据元素进行计数;确定一系列箱计数器的计数值的累计和,所述序列从所述多个箱计数器中的第一箱计数器开始;标识所述一系列箱计数器中的第二箱计数器,在所述第二箱计数器处所述累计和达到选择数量N;以及基于所述数据元素集与同所述第二箱计数器相关联的阈值分数的比较来生成输出数据集。
  • 一种片上系统参数的批处理方法和装置-201510487204.7
  • 万红星 - 青岛中星微电子有限公司
  • 2015-08-10 - 2018-10-16 - G06F15/76
  • 本发明实施例提供了一种片上系统参数的批处理方法和装置,其中的方法包括:接收来自处理器CPU的模式选择命令;在所述模式选择命令为离线模式时,获取待配置模块的待配置参数信息,将所述待配置参数信息存入预置存储器中;其中,所述待配置参数信息包括一个或多个待配置参数;依据所述预置存储器中的待配置参数信息对所述待配置模块进行配置;在所述待配置模块的待配置参数信息配置完成后,向CPU发送中断信号。本发明实施例实现了参数信息的批量配置过程,在实时操作系统中可以大大提高数据处理的效率。
  • 一种电子设备-201310460776.7
  • 刘华平;谢巍 - 联想(北京)有限公司
  • 2013-09-30 - 2018-08-31 - G06F15/76
  • 本发明公开了一种电子设备,用于解决现有技术中SOC应用处理器架构性能较低的技术问题,所述电子设备包括多个不同类型的处理单元,至少包括:第一处理单元组,其包括多个属于第一类型的处理单元;第二处理单元组,其包括多个属于第二类型的处理单元;第一存储控制单元,包括第一端口和第二端口;其中,所述第一处理单元组通过所述第一端口与所述第一存储控制单元连接,所述第二处理单元组通过所述第二端口与所述第一存储控制单元连接。
  • 一种用于控制电机的ARM核心板-201721824297.9
  • 周铭;肖和平 - 广州市英贝崎电子科技有限公司
  • 2017-12-21 - 2018-07-31 - G06F15/76
  • 本实用新型公开了一种用于控制电机的ARM核心板,包括ARM芯片、内存芯片、主时钟芯片、稳压电源芯片、负载开关芯片和连接器,所述ARM芯片分别与内存芯片、主时钟芯片、稳压电源芯片和负载开关芯片连接,所述连接器与负载开关芯片连接。通过本实用新型专为电机控制而设计的电路,可以保护ARM芯片不被电机的过载故障或者反向电动势损坏,从而保护核心板的主要部分安全,当核心板烧毁时只需要更换受损的负载开关芯片而免于更换整板,降低使用成本。本实用新型广泛用于电机控制技术领域。
  • 一种多协议密码算法处理器及片上系统-201510598499.5
  • 阮为 - 芯佰微电子(北京)有限公司
  • 2015-09-18 - 2018-07-03 - G06F15/76
  • 本发明提供了一种多协议密码算法处理器及片上系统,其中的多协议密码算法处理器包括总线接口模块、指令处理器及存储器切换模块;所述总线接口模块分别与所述指令处理器及所述存储器切换模块连接,用于连接总线并解析其读写时序,并与所述指令处理器及所述存储器交互。采用上述方案,本发明通过把上述密码及计算用同一套电路支持,并采用指令序列控制的方式进行运算,支持用户修改指令序列,解决了硬件IP方案的面积和升级问题;同时,对指令的实现做了硬件优化,解决了软件算法方案的性能问题。
  • 一种双CPU全物理隔离的手持终端-201711130014.5
  • 李雪峰;张玥;邹姝妹 - 中国电子科技集团公司第三十二研究所
  • 2017-11-15 - 2018-06-15 - G06F15/76
  • 本发明公开了一种双CPU全物理隔离的手持终端,CPU1、CPU2相互独立设置,且均通过共享负载与外设进行数据交换;操作系统1运行在CPU1上,CPU1与内存单元1相连;操作系统2运行在CPU2上,CPU2与内存单元2相连;还包括一切换命令获取模块,与切换控制单元的输入端相连,切换控制单元的输出端与电源控制电路、电池相连。本发明采用双CPU架构,运行两套完全独立的系统,满足用户需求且方便携带使用;每个CPU拥有独立的内存单元,来完成对应操作系统的数据的读写,实现完全的物理隔离,真正杜绝联网软件对商业机密和用户隐私的窃取。 1
  • 一种基于嵌入式系统的核心板-201721548820.X
  • 肖旭斌;袁斌;崔东伟;梁洪易 - 深圳市中达瑞和科技有限公司
  • 2017-11-17 - 2018-06-15 - G06F15/76
  • 本实用新型属于集成电路技术领域,提供了一种基于嵌入式系统的核心板,核心板包括:设置于PCB板的第一面的微处理器模块、存储模块、测试接口模块、复位模块、晶振模块、通信接口模块、以太网模块、启动模块、电源模块及风扇模块,设置于PCB板的第二面的扩展接口模块,上述各模块通过总线与微处理器模块相连。本实用新型通过采用集成了ARM架构和可编程逻辑器件的双核微处理器,提高了核心板的工作主频及处理速度,从而提高了复杂应用程序的开发效率。且通过将工业、实验应用中所需的各个功能模块高度集成在一块PCB板上形成核心板,从而极大地扩展了核心板的功能,使得核心板可以满足各种使用环境的需求。 1
  • 芯片多处理器中的核心级动态电压和频率调节-201280071995.X
  • E·克鲁格里克 - 英派尔科技开发有限公司
  • 2012-02-04 - 2018-01-16 - G06F15/76
  • 本文中所描述的技术一般地包括与制造具有多个处理器核心的芯片多处理器相关的方法和系统。一个示例方法可以包括接收与所述多个处理器核心中的每一个相关联的性能或可靠性信息,其中,在所述芯片多处理器的封装之前确定所接收到的性能或可靠性信息;以及存储所接收到的性能或可靠性信息,使得存储的性能或可靠性信息被用来调整所述芯片多处理器的多个处理器核心中的至少一个的操作参数。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top