[发明专利]半导体元件在审

专利信息
申请号: 201710138028.5 申请日: 2017-03-09
公开(公告)号: CN107665871A 公开(公告)日: 2018-02-06
发明(设计)人: 郑安皓;刘峻昌 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L23/485 分类号: H01L23/485
代理公司: 北京律诚同业知识产权代理有限公司11006 代理人: 徐金国
地址: 中国台湾新竹市*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 半导体元件,包含第一保护层位于互连结构之上。该半导体元件进一步包含第一重分布线导孔,延伸贯穿位于第一保护层的开口以电连接互连结构。该第一重分布线导孔包含第一传导材料。该半导体元件进一步包含重分布线位于第一保护层之上并电连接第一重分布线导孔。该重分布线包含异于第一传导材料的第二传导材料。该重分布线以平行于第一保护层的顶面的方向延伸超出第一重分布线导孔。
搜索关键词: 半导体 元件
【主权项】:
一种半导体元件,其特征在于,包含:一第一保护层于一互连结构之上;一第一重分布线导孔延伸贯穿于该第一保护层中的一开口以电连接该互连结构,其中该第一重分布线导孔包含一第一传导材料;以及一重分布线于第一保护层之上并电连接该第一重分布线导孔,其中该重分布线包含一第二传导材料异于该第一传导材料,并且该重分布线以一平行于该第一保护层的一顶面的方向延伸越过该第一重分布线导孔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710138028.5/,转载请声明来源钻瓜专利网。

同类专利
  • 具有板状半导体元件的二极管-201510358301.6
  • A·格拉赫 - 罗伯特·博世有限公司
  • 2015-06-25 - 2019-11-12 - H01L23/485
  • 一种具有平板状半导体元件(3)的二极管,所述半导体元件具有第一侧和第二侧,其中,所述第一侧通过第一连接层(5)与第一金属接通部(6)连接,而所述第二册通过第二连接层(4)与第二金属接通部(2)连接,其中,所述第一侧在中间区域中具有二极管元件(16‑13)而在所述第一侧的边缘区域中具有另一个二极管元件(14‑13),所述边缘区域由于所述平板状半导体元件的分离过程具有晶体缺陷,其中,所述第一连接层(5)仅仅建立于所述二极管元件(16‑13)的电接通而没有建立于所述另一个二极管元件(14‑13)的电接通,在所述第一侧上所述另一个二极管元件(14‑13)具有暴露的接通部,所述暴露的接通部可以通过所述第一连接层(5)电接通。
  • 半导体装置及其制造方法-201510849120.3
  • 右田达夫;小木曾浩二 - 东芝存储器株式会社
  • 2015-11-27 - 2019-11-01 - H01L23/485
  • 本发明提供一种半导体装置及其制造方法。半导体装置具备第1半导体基板、第2半导体基板、第1金属层、第2金属层、第3金属层、第1合金层、以及第2合金层。第1半导体基板与第2半导体基板相互对向。第1金属层设置在第1半导体基板的第2半导体基板侧。第2金属层设置在第2半导体基板的第1半导体基板侧。第3金属层配置在第1金属层与第2金属层之间。第1合金层配置在第1金属层与第3金属层之间,且包含第1金属层的成分与第3金属层的成分。第2合金层配置在第2金属层与第3金属层之间,且包含第2金属层的成分与第3金属层的成分。第1及第2金属层的至少一方为中央部相比其周缘部而向远离第3金属层的方向凹陷。
  • 一种晶圆结构及其制造方法、芯片结构-201910677112.3
  • 李漾;胡胜 - 武汉新芯集成电路制造有限公司
  • 2019-07-25 - 2019-10-25 - H01L23/485
  • 本发明提供一种晶圆结构及其制造方法、芯片结构,在第一芯片上形成第一电容极板,并在第二芯片上形成第二电容极板,且两个芯片的正面通过介质材料的键合层正面层叠在一起,这样,实现两片芯片的键合的同时,形成了由第一电容极板、第二电容极板以及器件的介质材料构成的电容结构,电容极板及介质材料可以在芯片中器件的互连结构形成过程中一并形成,无需额外的工艺,提高器件及工艺集成度。
  • 一种显示面板、其制作方法及显示装置-201710456618.2
  • 王本莲;董向丹;黄炜赟;高永益 - 京东方科技集团股份有限公司;成都京东方光电科技有限公司
  • 2017-06-16 - 2019-10-25 - H01L23/485
  • 本发明公开了一种显示面板、其制作方法及显示装置,由于采用粘结胶将覆晶薄膜贴合在背离显示基板的显示面的一侧后,再通过设置在至少贯穿显示基板、各信号线和绝缘层的连接孔内的导电材料,可以实现显示基板的显示面周边的信号线与设置在覆晶薄膜的连接端子的连接,因此,省去了连接端子弯折工艺,以致在显示面板的周边不会存在连接端子弯折区域,从而使得显示面板的边框更窄。并且,由于在绝缘层设置围绕各连接孔的多个凹陷部,可以保证导电材料在凹陷部与信号线的表面接触,增大了导电材料与信号线的接触面积,可防止打孔和导电材料填充失效的风险,从而提高产品的良率。
  • 高压半导体装置及其制造方法-201810281129.2
  • 林志鸿;李家豪 - 世界先进积体电路股份有限公司
  • 2018-04-02 - 2019-10-18 - H01L23/485
  • 本发明提出了一种高压半导体装置及其制造方法。上述方法包含提供基底,其具有第一导电型态。上述方法亦包含执行第一离子注入制程,以形成第一掺杂区于基底内。第一掺杂区具有与第一导电型态不同的第二导电型态。上述方法更包含形成第一磊晶层于基底上。此外,上述方法包含执行第二离子注入制程,形成第二掺杂区于第一磊晶层内,第二掺杂区具有第二导电型态。第一掺杂区与第二掺杂区直接接触。
  • 半导体封装-201810794528.9
  • 吕文隆 - 日月光半导体制造股份有限公司
  • 2018-07-19 - 2019-10-18 - H01L23/485
  • 一种半导体封装包含介电层和导电柱。所述介电层具有第一表面和与所述第一表面相对的第二表面。所述导电柱安置于所述介电层中。所述导电柱包含第一部分和安置于所述第一部分上方的第二部分。所述导电柱的所述第二部分从所述介电层的所述第二表面凹入。
  • 用于超高密度芯片FOSiP封装的结构及其制备方法-201910614561.3
  • 王新;蒋振雷;陈坚 - 王新;蒋振雷;陈坚
  • 2019-07-09 - 2019-10-11 - H01L23/485
  • 本发明涉及一种用于超高密度芯片FOSiP封装的结构,从上至下依次设置塑封层、精密铜互联层和重新布线层,塑封层内塑封有若干带有金属触点的芯片或器件,精密铜互联层具有由双凹槽构成的互联结构,沿塑封层表面垂直方向靠近塑封层的截面大小小于远离塑封层的截面大小,重新布线层在其介电层所在一层形成能够和精密铜互联层电学互联的金属连接结构,金属连接结构穿过介电层并延伸出有机物介电层部分作为触点,触点上设置锡球。本发明还公开了此种扇出封装结构的制备方法。采用本发明的设计方案,可以把具有超精细引脚结构的高端精密裸芯片方便地进行扇出型集成封装,也进一步缩小了封装体积。
  • 一种半导体器件及电子装置-201810231077.8
  • 陆水华;费春潮;陆丽辉;王亚平 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2018-03-20 - 2019-10-08 - H01L23/485
  • 本发明提供一种半导体器件及电子装置,所述半导体器件包括:半导体衬底,所述半导体衬底包括主芯片区,在位于所述主芯片区的所述半导体衬底上形成有互连层,在所述主芯片区与切割道之间形成有密封环;以及形成于所述互连层上方的第一再分布介质层和形成于所述第一再分布层上的第二再分布介质层,所述第一再分布介质层中形成有与所述互连层电连接的再分布层;其中,所述第一再分布介质层的边缘位于所述密封环的上方,所述第二再分布介质层的边缘位于所述第一再分布介质层的上方。本发明提供的半导体器件,能够降低再分布介质层的边缘应力,降低产生开裂现象的风险,从而避免芯片受到损伤。
  • 一种扇出型封装结构-201822273158.2
  • 张文斌 - 华进半导体封装先导技术研发中心有限公司
  • 2018-12-29 - 2019-09-20 - H01L23/485
  • 本实用新型公开了一种扇出型封装结构,包括:基板,至少一个芯片,包括具有焊盘的正面、与所述正面相对的背面以及垂直于所述正面和所述背面的侧面,所述芯片倒装放置于所述基板上,所述芯片的至少一个侧面刻蚀宽槽通孔,所述宽槽通孔为贯穿所述芯片的正面和芯片的背面的凹槽;引出层,设置在所述芯片的正面和所述基板之间,与所述焊盘电连接;引线,设置在所述芯片背面,并延伸至所述宽槽通孔内与所述引出层电连接;引脚,设置在所述引线背离所述芯片背面的一侧,与所述引线电连接;利用在芯片侧面刻蚀宽形成槽通孔,芯片电连接引出层的信号直接通过预置于宽槽通孔的引线连接引脚;能够减少应力对芯片造成的损坏;保证芯片质量。
  • 一种含空腔的多芯片扇出封装结构及其制作方法-201910361447.4
  • 于大全;姜峰;王阳红 - 厦门云天半导体科技有限公司
  • 2019-04-30 - 2019-08-23 - H01L23/485
  • 一种含空腔的多芯片扇出封装结构及其制作方法,包括至少两芯片,芯片的第一表面设有焊盘和功能区;还包括第一载体、第二载体、填充层、金属再布线层、第一绝缘层、第二绝缘层和信号端口;该第一载体连结于第二载体第一表面且设有通孔;该芯片位于通孔内,其第二表面连结于第一载体第一表面;填充层覆盖于第一载体和芯片的第一表面且设置第一开口;该第一绝缘层覆盖于填充层表面以使功能区形成空腔并在焊盘处设置第二开口;该金属再布线层位于第一绝缘层的上表面且与焊盘电性连接;该第二绝缘层覆盖于第一绝缘层和金属再布线层表面,且设有第三开口;该信号端口位于第三开口处且与金属再布线层电性连接。本发明能提高封装可靠性,且体积小,降低成本。
  • 用于多层结构的层间连接件-201410431597.5
  • 林以唐;万幸仁;陈能国 - 台湾积体电路制造股份有限公司
  • 2014-08-28 - 2019-08-23 - H01L23/485
  • 本发明提供了用于制造半导体器件结构的系统和方法。一种示例性半导体器件结构包括第一器件层、第二器件层和层间连接结构。第一器件层包括第一导电层和在第一导电层上形成的第一介电层,第一器件层形成在衬底上。第二器件层包括第二导电层,第二器件层形成在第一器件层上。层间连接结构包括一种或多种导电材料并且配置为电连接至第一导电层和第二导电层,层间连接结构穿过至少部分第一介电层。第一导电层配置为电连接至第一器件层内的第一半导体器件的第一电极结构。本发明还涉及用于多层结构的层间连接件。
  • 半导体封装结构和其制造方法-201810895144.6
  • 廖国成;陈家庆;丁一权 - 日月光半导体制造股份有限公司
  • 2018-08-08 - 2019-08-13 - H01L23/485
  • 一种半导体封装结构,其包含第一导电结构、第二导电结构、第一半导体组件、第二半导体组件以及第一封装体。所述第一半导体组件安置在所述第一导电结构上。所述第一导电结构包含第一重布层。所述第二半导体组件安置在所述第二导电结构上。所述第二导电结构包含第二重布层,且所述第一导电结构电连接到所述第二导电结构。所述第一封装体覆盖所述第一半导体组件和所述第一导电结构。所述第一导电结构的侧表面与所述第一封装体的侧表面是非共面的。
  • 重布线层结构及半导体结构-201821951661.2
  • 吴秉桓;许文豪 - 长鑫存储技术有限公司
  • 2018-11-20 - 2019-08-06 - H01L23/485
  • 本公开是关于一种重布线层结构及半导体结构。该重布线层结构包括:重布线层,设置于衬底上,所述重布线层包括焊垫部和与所述焊垫部连接的导线部;其中,所述焊垫部的厚度大于所述导线部的厚度。本公开提供的重布线层结构,焊垫部相对导线部具有较厚的厚度,较厚的焊垫部能够在封装金或铜打线时提供较多的撞击缓冲区,以避免衬底受力破裂,同时也避免了在增加焊垫部厚度时而引起增加导线间的寄生电容的问题。
  • 一种MOSFET晶圆-201822274826.3
  • 宁波;刘义芳 - 华羿微电子股份有限公司
  • 2018-12-29 - 2019-08-06 - H01L23/485
  • 本实用新型公开了一种MOSFET晶圆,涉及半导体领域。用以解决基于现有晶圆存在电阻比较大,在晶圆表面电流容易形成热点效应的问题。本实用新型实施例提供一种MOSFET晶圆,包括:衬底层,S极表面金属层和晶圆表面金属层;所述S极表面金属层覆盖在所述衬底层上,所述晶圆表面金属层设置在所述S极表面金属层上;所述晶圆表面金属层从下至上包括5层不同金属制备的金属化金属层。
  • 封装结构及其制法-201410802435.8
  • 许诗滨;曾昭崇 - 恒劲科技股份有限公司
  • 2014-12-22 - 2019-07-12 - H01L23/485
  • 本发明提供一种封装结构及其制法,该制法先于一承载板上形成第一线路层,且于该第一线路层上形成多个第一导电体,再以第一绝缘层包覆该第一线路层与所述多个第一导电体,接着于该第一绝缘层上形成第二线路层,且于该第二线路层上形成多个第二导电体,再以第二绝缘层包覆该第二线路层与所述多个第二导电体,之后于该第二绝缘层形成至少一开口,使该开口延伸至该第二表面内,以于该开口中设置至少一电子元件,所以通过先形成两绝缘层,再形成该开口,因而不需堆叠或压合已开口的基材,使该电子元件不会受压迫而位移,以减少良率损失。
  • 半导体器件以及制造方法-201811510321.0
  • 梁志豪;波姆皮奥·V·乌马里;杨顺迪 - 安世有限公司
  • 2018-12-11 - 2019-07-05 - H01L23/485
  • 本公开涉及一种半导体器件结构和制造半导体器件的方法。该半导体器件可包括:半导体晶片,具有顶部主表面、相对的底部主表面和侧表面,所述顶部主表面具有形成在其上的一个或多个电触点;模制材料,其包封半导体晶片的顶部主表面、底部主表面和侧表面,其中模制材料限定具有顶表面和侧表面的封装主体;其中所述多个电触点暴露在所述封装主体的顶表面上,并且金属层布置在所述电触点上并且电连接到所述电触点,并且其中所述金属层延伸到所述封装主体的侧表面并且至少部分地覆盖所述封装主体的侧表面。
  • 半导体芯片和处理半导体芯片的方法-201610022831.8
  • D.博纳特;L.博鲁基;M.德比;B.魏德冈斯 - 英飞凌科技股份有限公司
  • 2016-01-14 - 2019-07-05 - H01L23/485
  • 本发明涉及半导体芯片和处理半导体芯片的方法。各种实施例提供了一种半导体芯片,其中所述半导体芯片包括:第一接触区域和第二接触区域,两者都形成在半导体芯片的前侧处;钝化层,其布置在第一接触区域与第二接触区域之间的前侧处;以及接触堆叠,其形成在半导体芯片的前侧之上并且包括多个层,其中所述多个层中的至少一个层从所述钝化层和与所述钝化层相邻的接触区域的边界区被移除,并且其中多个不同层中的至少另一个层存在于邻接所述钝化层的接触区域的边界区中。
  • 具有整合双布线结构的线路板及其制作方法-201510562230.1
  • 林文强;王家忠 - 钰桥半导体股份有限公司
  • 2015-09-07 - 2019-07-05 - H01L23/485
  • 本发明提供了一种具有整合双布线结构的线路板。该线路板分别于加强层的贯穿开口内及贯穿开口外设有第一及第二布线结构。加强层所具备的机械强度可用以避免线路板弯曲。位于加强层贯穿开口内的第一布线结构可提供初级扇出路由,而位于加强层贯穿开口外的第二布线结构不仅可对第一布线结构提供进一步的扇出路由,其还可以使第一布线结构与加强层机械接合。
  • 半导体装置及其制造方法-201910297356.9
  • 太田笃;金子贵昭 - 德淮半导体有限公司
  • 2019-04-15 - 2019-06-28 - H01L23/485
  • 本公开涉及半导体装置及其制造方法。提供了一种半导体装置,其包括:其中包含通过前端制程形成的结构的衬底、设置在衬底上并且包括金属互连结构的布线层以及设置在布线层上的金属键合层,其中金属键合层包括:形成在布线层上的介电层;穿过介电层向下延伸直到金属互连结构的表面的多个通孔,多个通孔中填充有金属;以及形成在介电层中的彼此平行并且分别通过多个通孔中的相应通孔的上部的多个沟槽,多个沟槽中填充有所述金属,其中,填充在多个沟槽和多个通孔内的金属形成电耦接至金属互连结构的多个金属线。
  • 具有低回路电感的电子模块组件-201780071238.5
  • T.许茨;P.M.乔菲 - 通用电气公司
  • 2017-08-24 - 2019-06-25 - H01L23/485
  • 呈现了一种电子模块。电子模块包括一个或多个电子装置(104),以及电耦合到一个或多个电子装置中的至少一个的第一总线(106)。第一总线包括第一导电板(108)、第二导电板(110)以及设置在第一导电板与第二导电板之间的第一电绝缘板(112),其中在第一总线的第一部分中,第一电绝缘板设置成使得第一电绝缘板与第一导电板和第二导电板中的至少一个不成直接物理接触,以在第一电绝缘板与第一导电板和第二导电板中的至少一个之间形成至少一个腔体(118)。还呈现了一种具有低回路电感的电子模块组件。
  • 晶圆级封装件及其形成方法-201610549737.8
  • 郑心圃;刘献文 - 台湾积体电路制造股份有限公司
  • 2016-07-13 - 2019-06-21 - H01L23/485
  • 本发明提供了一种半导体器件结构及其形成方法。该半导体器件结构包括衬底和形成在衬底上的导电焊盘。该半导体器件结构包括形成在所述导电焊盘的上方的保护层和至少形成在所述保护层内的钝化后互连(PPI)结构。PPI结构电连接至所述导电焊盘。该半导体器件结构还包括形成在所述保护层的上方的第一防潮层,并且所述保护层和所述第一防潮层由不同的材料制成。该半导体器件结构还包括形成在所述第一防潮层上方并且连接至所述PPI结构的凸块下金属(UBM)层。
  • 一种用于打线封装的半导体结构-201610585074.5
  • 陈敏;徐远;欧新华;袁琼;符志岗;刘宗金 - 上海芯导电子科技有限公司
  • 2016-07-22 - 2019-06-18 - H01L23/485
  • 本发明涉及半导体制造技术领域,尤其涉及一种用于打线封装的半导体结构,包括:衬底,所述衬底上分布有若干压焊区;氧化层,覆盖于所述衬底的部分上表面且暴露所述若干压焊区;金属薄膜,覆盖于所述压焊区之上以及与所述压焊区临近的部分所述氧化层的上表面;钝化层,覆盖于暴露的所述氧化层的上表面以及与所述暴露的氧化层临近的部分所述金属薄膜的上表面,所述钝化层暴露位于所述压焊区之上的金属薄膜,以用于打线封装。
  • 半导体结构及其制造方法-201510216400.0
  • 赖二琨;施彦豪 - 旺宏电子股份有限公司
  • 2015-04-30 - 2019-06-14 - H01L23/485
  • 本发明公开了一种半导体结构及其制造方法。这种半导体结构包括一基板、多个叠层、多个存储器层、多个通道层、及多个连接部。叠层设置于基板上。叠层分别包括交替叠层的导电层及绝缘层。存储器层分别设置于叠层的侧壁上。通道层分别设置于存储器层上,通道层分别包括暴露出的一表面。连接部分别将所述通道层各自的表面连接至基板。
  • 基板结构及其制法暨导电结构-201510321455.8
  • 林欣达;蒋静雯 - 矽品精密工业股份有限公司
  • 2015-06-12 - 2019-06-14 - H01L23/485
  • 一种基板结构及其制法暨导电结构,该基板结构包括:具有多个电性接触垫的基板本体、形成于该基板本体上的绝缘层、形成于该绝缘层中并电性连接该电性接触垫的导电通孔、形成于该绝缘层中并设于该导电通孔上的线路层、以及形成于该绝缘层上并设于该线路层上且覆盖该导电通孔的导电柱,使该导电通孔、线路层及导电柱为一体成形者,其中,该线路层的宽度大于该导电通孔的宽度,且该导电柱的宽度大于该线路层的宽度,以供超微小芯片或细间距的电性接触垫进行覆晶电性连接。
  • 一种高堆叠扇出型系统级封装结构及其制作方法-201611095553.5
  • 王祺翔 - 华进半导体封装先导技术研发中心有限公司
  • 2016-12-02 - 2019-06-14 - H01L23/485
  • 本发明公开了一种高堆叠扇出型系统级封装结构及其制作方法,所述封装结构包括:第一封装模块,包括自下而上依次堆叠的至少两个第一封装单元,上下相邻的第一封装单元的第一重布线层通过第一模块内连接件电连接,且至少一个第一封装单元的第一重布线层延伸至该第一封装模块至少一个侧面的边缘;第二封装模块,设置在第一封装模块的至少一侧,与第一封装模块相邻的第二封装单元的第二重布线层与延伸至边缘的第一重布线层通过模块间连接件电连接;柔性电路基板,通过对外连接件分别与第一封装模块中最下方的第一封装单元的第一重布线层,以及第二封装模块中第二封装单元的第二重布线层电连接。本发明使得封装结构器件间的平均距离缩小,互连更自由。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top