[发明专利]混合型三维存储器在审

专利信息
申请号: 201710119051.X 申请日: 2017-03-02
公开(公告)号: CN108538840A 公开(公告)日: 2018-09-14
发明(设计)人: 张国飙 申请(专利权)人: 成都海存艾匹科技有限公司
主分类号: H01L27/112 分类号: H01L27/112
代理公司: 暂无信息 代理人: 暂无信息
地址: 610041 四*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提出一种混合型三维存储器(3D‑Mx),数据和代码存储在同一3D‑Mx芯片中。不需要高速读取但要求低成本的数据存储在大存储阵列中,需要高速读取而对成本不敏感的代码存储在小存储阵列中。
搜索关键词: 三维存储器 存储阵列 代码存储 高速读取 数据存储 不敏感 低成本 芯片
【主权项】:
1.一种混合型三维存储器(3D‑Mx),其特征在于包括:一存储数据的第一存储块(1a),该第一存储块(1a)含有相互堆叠、包括第一最高存储层的多个存储层,该第一最高存储层只含有一第一存储阵列;一存储代码的第二存储块(1ac),该第二存储块(1ac) 含有相互堆叠、包括第二最高存储层的多个存储层,该第二最高存储层只含有一第二存储阵列;该第一存储块(1a)与该第二存储块(1ac)肩并肩排列,该第一存储阵列比该第二存储阵列大。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都海存艾匹科技有限公司,未经成都海存艾匹科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710119051.X/,转载请声明来源钻瓜专利网。

同类专利
  • 只读存储器的单元阵列及其形成方法-201910698623.3
  • 于涛 - 上海华虹宏力半导体制造有限公司
  • 2019-07-31 - 2019-11-05 - H01L27/112
  • 本发明公开了一种只读存储器的单元阵列及其形成方法,形成方法包括:提供一半导体衬底,半导体衬底上形成了各存储单元的栅极结构和位于栅极结构两侧的侧墙结构后,采用自对准重掺杂离子注入工艺在栅极结构的两侧的半导体衬底中形成具有相同或不同的离子掺杂类型的源极结构和漏极结构;当源极结构和漏极结构具有相同的离子掺杂类型时,该存储单元所存储的信息为“1”;当源极结构和漏极结构具有不同的离子掺杂类型时,该存储单元所存储的信息为“0”。本发明在编程时无需额外的注入掩膜,工艺步骤简单,存储单元面积小,且存储有信息“0”的存储单元和与存储有信息“1”的存储单元在物理结构上并无差别,难以被反向工程所识别破解,安全性更高。
  • 集成电路的高密度图案化材料-201610100229.1
  • 李冠儒 - 旺宏电子股份有限公司
  • 2016-02-24 - 2019-10-18 - H01L27/112
  • 本发明公开了一种集成电路,包括多个条状材料以及多个着陆区。条状材料位于一基板上,条状材料包括多个条S(i),i从3至n的每条S(i)具有一第一区段及一第二区段,第二区段通过一间隙与第一区段分开。着陆区包括多个着陆区A(i),i从3至n‑2的每个着陆区A(i)连接多个条状材料中的条S(i)的一第一区段至多个条状材料中的条S(i+2)的一第二区段,且设置于条S(i+1)中的第一区段与第二区段之间的间隙。条S(i)在正交于多个条状材料的一方向上具有一第一间距,着陆区A(i)在正交于多个条状材料的方向上具有一第二间距,第二间距为第一间距的两倍。
  • 一次编程非挥发性存储胞-201610309728.1
  • 郭秉郁;陈冠勋;林俊宏 - 力旺电子股份有限公司
  • 2016-05-11 - 2019-08-16 - H01L27/112
  • 本发明公开一次编程非挥发性存储胞,包括一具单栅极结构的一第一浮动栅晶体管、一隔离晶体管与一选择晶体管。第一浮动栅晶体管的第一端连接至该第二控制线。第一浮动栅晶体管的浮动栅极为浮接。隔离晶体管的第一端连接至第一浮动栅晶体管的第二端。隔离晶体管的隔离栅极连接至隔离线。选择晶体管的第一端连接至隔离晶体管的第二端。选择晶体管的第二端连接至第一控制线。选择晶体管的选择栅极连接至字符线。
  • 半导体结构及其制造方法-201510553281.8
  • 赖二琨;李峰旻;林昱佑;李岱萤 - 旺宏电子股份有限公司
  • 2015-09-02 - 2019-07-05 - H01L27/112
  • 本发明公开了一种半导体结构及其制造方法。此种半导体结构包括一存取装置、一介电层、一势垒层、一第一层间导体、一第一势垒衬层、一第二层间导体、一第二势垒衬层、一存储元件及一顶电极层。存取装置具有二个端子。介电层覆盖存取装置。势垒层设置在介电层上。第一及第二层间导体分别连接至二个端子。第一及第二势垒衬层分别设置在第一及第二层间导体的侧壁上。存储元件设置在第一层间导体上。顶电极层设置在势垒层和存储元件上,并覆盖存储元件。
  • 反熔丝型一次编程的记忆胞及其相关的阵列结构-201610248436.1
  • 翁伟哲;吴孟益 - 力旺电子股份有限公司
  • 2016-04-20 - 2019-06-28 - H01L27/112
  • 一种反熔丝型一次编程的记忆胞及其相关的阵列结构。该记忆胞具有以下的结构。形成于一井区的一第一掺杂区、一第二掺杂区、一第三掺杂区与一第四掺杂区。一栅极氧化层,覆盖于该井区的该表面。一第一栅极,形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上,其中该第一栅极连接至一字线。一第二栅极,形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上,其中该第二栅极连接至一反熔丝控制线。一第三栅极,形成于该第三掺杂区与该第四掺杂区之间的该栅极氧化层上,其中该第三栅极连接至一隔离控制线。
  • 基于标准CMOS工艺的单层多晶结构EEPROM-201822000674.8
  • 齐敏;孙泉;宋培滢 - 江苏集萃微纳自动化系统与装备技术研究所有限公司
  • 2018-11-30 - 2019-06-11 - H01L27/112
  • 本实用新型公开了一种单层多晶结构EEPROM,包括P型硅基材、均设置在P型硅基材的第一N型阱和第二N型阱,以及耦合电容管和PMOS晶体管;耦合电容管包括第一浮栅、耦合电容端和第一栅氧化层,耦合电容端和第一栅氧化层均设置在第一N型阱上,第一浮栅设置在第一栅氧化层上;PMOS晶体管包括第二浮栅、均设置在第二N型阱上的P+源极掺杂区、P+漏极掺杂区、N+衬底掺杂区和第二栅氧化层,第二浮栅设置在第二栅氧化层上;第二浮栅通过浮栅导电连接第一浮栅。本实用新型的单层多晶结构EEPROM,通过改进EEPROM的结构,使之能够承受擦除时的操作电压,与此同时能够基于标准CMOS工艺生产,而不仅仅只局限于某些特定工艺,改善单层多晶结构EEPROM的兼容性,利于降低制造成本。
  • 反熔丝结构、反熔丝存储器及其制作方法-201610490086.X
  • 李立;王志刚 - 珠海创飞芯科技有限公司
  • 2016-06-24 - 2019-05-28 - H01L27/112
  • 本申请提供了一种反熔丝结构、反熔丝存储器及其制作方法,采用至少一层高介电常数K介质层作为反熔丝层,仅需薄薄的一层即可起到反熔丝结构中的绝缘作用,当所述反熔丝层被预设电压击穿后,比现有的反熔丝结构的电阻低,从而使本发明的存储器在编程后的整体电阻低,降低了应用此存储器的电路的耗。或者,在反熔丝结构中,通过在通孔内构成反熔丝层,使得反熔丝层限制于通孔内,当所述反熔丝层被预设电压击穿后,具有比现有的反熔丝结构更低的电阻,从而使本发明的反熔丝结构的整体电阻低,降低了电路的功耗。
  • 反熔丝型一次编程的存储单元及其相关的阵列结构-201610101190.5
  • 翁伟哲;吴孟益;何秉隆 - 力旺电子股份有限公司
  • 2016-02-24 - 2019-05-21 - H01L27/112
  • 本发明公开一种反熔丝型一次编程的存储单元结构及其相关的阵列结构。第一掺杂区、第二掺杂区、第三掺杂区与第四掺杂区形成于阱区内。栅极氧化层覆盖于阱区的表面。第一栅极形成于第一掺杂区与第二掺杂区之间的栅极氧化层上,且第一栅极连接至字符线。第二栅极形成于第三掺杂区与第四掺杂区之间的栅极氧化层上,且第二栅极连接至字符线。第三栅极形成于第二掺杂区与第三掺杂区之间的栅极氧化层上,且第三栅极连接至反熔丝控制线。第一掺杂区与第四掺杂区连接至位线。
  • 掩膜式只读存储阵列、其制作方法以及存储器的制作方法-201510149093.9
  • 张超 - 中芯国际集成电路制造(上海)有限公司
  • 2015-03-31 - 2019-04-26 - H01L27/112
  • 一种掩膜式只读存储阵列、其制作方法以及掩膜式只读存储器的制作方法。对于掩膜式只读存储阵列,采用肖特基二极管作为存储单元,若干存储单元中,部分上连接有导电插塞,部分个上不连接有导电插塞。上述存储阵列的读取原理为:对于连接有导电插塞的肖特基二极管存储单元,可以通过该导电插塞对该肖特基二极管施加正向偏压,形成回路,使其导通;对于不连接有导电插塞的肖特基二极管,无法实现对该存储单元施压,无法形成回路,因而也无法实现导通;综上,从结构上实现了“0”与“1”两写入状态的区分。上述肖特基二极管一方面导通电压较小,因而读取过程能耗较小,另一方面导通依靠多数载流子,因而读取过程运行速度较快。
  • 切口层可编程存储器-201710627194.1
  • 瓦希姆拉亚·巴维卡蒂 - ARM有限公司
  • 2017-07-27 - 2019-04-16 - H01L27/112
  • 本文描述的各种实现针对集成电路。集成电路可以包括位线。集成电路可以包括具有多个存储单元的存储单元阵列。集成电路可以包括将每个存储单元耦合到位线的多个通孔路径。集成电路可以包括形成为将一个或多个存储单元与其对应的到位线的通孔路径解耦的一个或多个开路路径。
  • 采用PMOS反熔断机制的一次可编程存储单元-201811323310.1
  • 权力;金建明 - 上海华力集成电路制造有限公司
  • 2018-11-08 - 2019-03-26 - H01L27/112
  • 本发明公开了一种采用PMOS反熔断机制的一次可编程存储单元,包括形成于衬底上的反熔断单元和选择晶体管;反熔断单元包括编程栅极、编程栅极绝缘介电层及位于编程栅极的相对两侧的衬底中的第二掺杂区和浅沟槽隔离结构;编程栅极绝缘介电层下方的衬底中形成有第一掺杂区;编程栅极、编程栅极绝缘介电层与第二掺杂区构成一电容器;选择晶体管包括选择栅极、选择栅极绝缘介电层及位于选择栅极的相对两侧的衬底中的第二掺杂区和第三掺杂区,第二掺杂区和第三掺杂区均为P型掺杂。本发明的存储单元结合PMOS工艺实现,存储特性在编程前后体现出不同的高低阻态,从而形成所需的存储基本功能,扩展了存储器件类型,可以满足一次性可编程存储器产品的应用需求。
  • 反熔丝及存储装置-201821134780.9
  • 王文轩;沈健;王红超;周红星 - 深圳市为通博科技有限责任公司
  • 2018-07-17 - 2019-03-22 - H01L27/112
  • 本实用新型实施例提供一种反熔丝及存储装置,其中,反熔丝包括至少一个反熔丝单元,反熔丝单元包括:场效应管,其包括衬底和设置于衬底的第一掺杂区、第二掺杂区以及栅电极;和第一电极,其设置于衬底,并与衬底形成反熔丝电容,第一电极与第一掺杂区连接,所述衬底、所述栅电极、所述第二掺杂区作为所述反熔丝单元的控制端口,通过所述控制端口向所述反熔丝单元写入数据,或者,通过所述控制端口确定所述反熔丝单元是否被写入数据,通过将第一电极与衬底分别作为反熔丝电容的一对极板,可以省略反熔丝单元的一端口。
  • 基于标准CMOS工艺的单层多晶结构EEPROM-201811456480.7
  • 齐敏;孙泉;宋培滢 - 江苏集萃微纳自动化系统与装备技术研究所有限公司
  • 2018-11-30 - 2019-03-15 - H01L27/112
  • 本发明公开了一种单层多晶结构EEPROM,包括P型硅基材、均设置在P型硅基材的第一N型阱和第二N型阱,以及耦合电容管和PMOS晶体管;耦合电容管包括第一浮栅、耦合电容端和第一栅氧化层,耦合电容端和第一栅氧化层均设置在第一N型阱上,第一浮栅设置在第一栅氧化层上;PMOS晶体管包括第二浮栅、均设置在第二N型阱上的P+源极掺杂区、P+漏极掺杂区、N+衬底掺杂区和第二栅氧化层,第二浮栅设置在第二栅氧化层上;第二浮栅通过浮栅导电连接第一浮栅。本发明的单层多晶结构EEPROM,通过改进EEPROM的结构,使之能够承受擦除时的操作电压,与此同时能够基于标准CMOS工艺生产,而不仅仅只局限于某些特定工艺,改善单层多晶结构EEPROM的兼容性,利于降低制造成本。
  • 具有ROM单元的非易失性存储器单元阵列-201510089866.9
  • J.金;V.蒂瓦里;N.杜;X.刘;钱晓州;白宁;余启文 - 硅存储技术公司
  • 2015-02-27 - 2019-03-12 - H01L27/112
  • 本发明公开了一种存储器装置,其包括多个ROM单元以及在所述多个ROM单元上面延伸的导电线,其中每一个ROM单元具有:形成在衬底中的间隔开的源极区和漏极区,所述源极区和漏极区两者间设有沟道区;第一栅极,其设置在所述沟道区的第一部分上面并与之绝缘;第二栅极,其设置在所述沟道区的第二部分上面并与之绝缘。所述导电线电耦接到所述ROM单元的第一子组的所述漏极区,并且不电耦接到所述ROM单元的第二子组的所述漏极区。另选地,所述ROM单元的第一子组在所述沟道区中各自包括较高电压阈值的植入物区,而所述ROM单元的第二子组在所述沟道区中各自缺少任何较高电压阈值的植入物区。
  • 存储单元、存储器件以及存储单元的操作方法-201880001356.3
  • 王文轩;沈健;李运宁 - 深圳市为通博科技有限责任公司
  • 2018-08-30 - 2019-01-15 - H01L27/112
  • 本发明提供一种存储单元、存储器件及存储单元的操作方法,该存储单元,包括:反熔丝晶体管,其包括栅极、源极和漏极,所述反熔丝晶体管由金属氧化物半导体场效应晶体管构成;以及选通管,所述选通管与所述反熔丝晶体管的栅极电连接,所述栅极与源极分别构成第一反熔丝电容的两端,所述栅极与漏极分别构成第二反熔丝电容的两端。从而可以减小反熔丝结构的面积,提高存储单元的存储容量。
  • 掩模式只读存储器及其形成方法-201510006957.1
  • 张超;詹奕鹏 - 中芯国际集成电路制造(上海)有限公司
  • 2015-01-07 - 2018-12-21 - H01L27/112
  • 一种掩模式只读存储器及其形成方法,其中形成方法包括:半导体衬底沿其厚度方向具有第一部分、第二部分,位于第一部分上且与第一部分接触的第二部分,第一部分具有第一型掺杂且沿第一方向分为隔离开的若干埋线;在埋线上的第二部分中形成沿第二方向隔离开的若干二极管,二极管具有第一电极、位于第一电极上的第二电极,第一电极与埋线接触,所第一电极具有第二掺杂且第二电极具有第二型掺杂;第二型掺杂和第一型掺杂为两反型掺杂,第一、二方向为两不同方向。本发明提供一种新的掩模式只读存储器,其形成工艺不会影响CMOS器件及其上的互连结构的性能,新的掩模式只读存储器可靠性较高。
  • OTP存储单元、OTP存储单元的制作方法及芯片-201410443812.3
  • 余达强 - 中芯国际集成电路制造(上海)有限公司
  • 2014-09-02 - 2018-10-23 - H01L27/112
  • 本申请公开了一种OTP存储单元、OTP存储单元的制作方法及芯片。其中,该OTP存储单元包括设置于衬底上的有源区,设置于有源区上的选择栅结构,与选择栅结构平行地设置于有源区上的浮栅结构,以及覆盖有源区的裸露表面的控制栅层。该OTP存储单元通过设置覆盖有源区的裸露表面的控制栅层,并通过对控制栅层施加电压,从而在浮栅结构和有源区之间形成了垂直于有源区方向的电场,且该电场能够提高电子从浮栅结构中移入或移出的速率,进而减少了电子从浮栅结构中移入或移出所需的时间,并减少了对OTP存储单元进行编程所需的时间。
  • 以反熔丝为特征的集成电路器件及其制造方法-201380034473.7
  • Z·王;J·J·朱;X·李 - 高通股份有限公司
  • 2013-06-27 - 2018-10-09 - H01L27/112
  • 一种集成电路(例如OTP或MTP存储器电路)包括存取晶体管(10)和反熔丝(102)。该存取晶体管包括至少一个源极/漏极区(106,08),而该反熔丝具有导体‑绝缘体‑导体结构。该反熔丝包括充当第一电极(134)的第一导体,并且还包括反熔丝电介质(136)、和第二导体(114,304)。第一电极的第一表面耦合至该反熔丝电介质的第一表面,该反熔丝电介质的第二表面耦合至该第二导体的第一表面。该第二导体电耦合至该存取晶体管的源极/漏极区。该反熔丝被适配成在大于或等于反熔丝电介质击穿电压的编程电压Vpp被施加在第一电极和第二导体之间情况下从开路状态转换到闭路状态。还可提供电阻器(202)且其是从与该反熔丝的第一电极(134)相同的层形成的。该电阻器位于由与该反熔丝电介质相同的层制成的绝缘层(204)上。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top