[发明专利]半导体器件及其制造方法有效
申请号: | 201610688858.0 | 申请日: | 2016-08-19 |
公开(公告)号: | CN106653845B | 公开(公告)日: | 2020-01-14 |
发明(设计)人: | 张哲诚;林志翰 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336 |
代理公司: | 11409 北京德恒律治知识产权代理有限公司 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 半导体器件包括衬底、至少两个栅极间隔件和栅极堆叠件。衬底具有多个半导体鳍。栅极间隔件设置在衬底上。栅极间隔件的至少一个具有面向另一个栅极间隔件的侧壁。栅极堆叠件设置在栅极间隔件之间。栅极堆叠件包括高k介电层和栅电极。高k介电层设置在衬底上并且覆盖半导体鳍的至少部分而保留至少一个栅极间隔件的侧壁未被覆盖。栅电极设置在高k介电层上。本发明实施例涉及半导体器件及其制造方法。 | ||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
【主权项】:
1.一种半导体器件,包括:/n衬底,具有至少一个半导体鳍;/n至少两个栅极间隔件,设置在所述衬底上,其中,所述栅极间隔件的至少一个具有面向所述栅极间隔件的另一个的侧壁;以及/n栅极堆叠件,设置在所述栅极间隔件之间,所述栅极堆叠件包括:/n高k介电层,设置在所述衬底上并且覆盖所述半导体鳍的至少部分而保留所述至少一个栅极间隔件的所述侧壁未被覆盖;/n栅电极,设置在所述高k介电层上;和/n金属层,设置在所述高k介电层和所述栅电极之间,所述金属层附接至所述至少一个栅极间隔件的所述侧壁,/n其中,所述栅极堆叠件在俯视图中的形状是矩形,其中,所述至少两个栅极间隔件仅形成在所述栅极堆叠件的第一对相对侧上,其中,独立于所述至少两个栅极间隔件的绝缘结构形成在所述栅极堆叠件的第二对相对侧上。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610688858.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 横向扩散金属氧化物半导体器件及其制造方法-201810862395.4
- 高桦;孙贵鹏;罗泽煌 - 无锡华润上华科技有限公司
- 2018-08-01 - 2020-02-14 - H01L29/78
- 本发明涉及一种横向扩散金属氧化物半导体器件及其制造方法。所述横向扩散金属氧化物半导体器件包括:衬底;漂移区,设置在所述衬底中;栅极结构,设置在所述衬底上,包括栅极介电层和栅极介电层上的栅极层;漏极区,设置在所述栅极结构的一侧的衬底中,与所述漂移区相接触;源极区,设置在所述栅极结构的另一侧的衬底中;及类栅结构,设置在所述漂移区上方、所述栅极结构与所述漏极区之间,所述类栅结构的材质与所述栅极层相同,所述类栅结构与所述栅极层之间绝缘。本发明通过在栅极层与漏极区之间的漂移区上方设置与栅极层之间绝缘的类栅结构,能够改善器件的HCI特性。
- 一种动态阈值隧穿场效应双栅器件-201911028127.3
- 何进;任源;李春来;胡国庆;刘京京;潘俊;王小萌;何箫梦;于胜 - 北京大学深圳研究院
- 2019-10-28 - 2020-02-14 - H01L29/78
- 本发明公开了一种动态阈值隧穿场效应双栅器件。由控制栅电极、独立偏置栅电极、源区、漏区、沟道区和控制栅介质层组成;其中,所述独立偏置栅电极位于所述阈值隧穿场效应双栅器件底部的独立偏置栅介质层下,由独立偏置栅介质层与沟道区隔离;所述源区和漏区分别位于所述沟道区的两侧,并被控制栅介质将其与控制栅隔离。本发明涉及的器件可独立工作在栅控条件下,为低功耗电路设计提供一种选择方案,而且对阈值电压的调节灵敏度大于传统T‑FinFET器件和SOI隧穿器件。此外,其电学性能优于常规T‑FinFET器件和SOI隧穿器件。通过独立偏置栅的单独电压调制,可以将栅长缩小到20纳米及以下,并保持比较理想的器件性能。
- 一种电流孔径垂直电子晶体管外延结构及其制备方法-201911260778.5
- 左万胜;钮应喜;程海英;钟敏;郗修臻;张晓洪;刘锦锦;刘洋;史田超 - 启迪新材料(芜湖)有限公司;芜湖启迪半导体有限公司
- 2019-12-10 - 2020-02-14 - H01L29/78
- 本发明公开了一种电流孔径垂直电子晶体管外延结构及其制备方法,所述电流孔径垂直电子晶体管外延结构由下至上依次包括:GaN自支撑衬底或硅基衬底、低掺杂n型GaN漂移层A、多周期GaN/Al
- 一种提高单位面积电流密度的MOSFET结构-201921288277.3
- 习毓;丁文华;周新棋;陈骞;单长玲;智晶 - 西安卫光科技有限公司
- 2019-08-09 - 2020-02-14 - H01L29/78
- 本实用新型公开了一种提高单位面积电流密度的MOSFET结构,包括条形结构的N+衬底,N+衬底上设置有N‑外延层,N‑外延层上纵向设置有源N+扩散窗口,N‑外延层的左右两侧沿源N+扩散窗口的纵向方向分别设置有栅氧化层,每个栅氧化层上依次设置有栅极多晶硅和栅源隔离层,源N+扩散窗口、源P+扩散窗口和接触孔设置在源极和栅极之间,源N+扩散窗口将源P+扩散窗口分隔成多个方形的元胞结构构成源极,栅极金属与多晶硅连接构成栅极,漏极金属与N+衬底连接构成漏极。本实用新型在保证产品电参数的情况下,缩小了元胞尺寸,使单位面积内并联的元胞数目增多,从而提高了单位面积的电流密度。
- 用于垂直型半导体器件的选择性再生长顶部接触部-201480076339.8
- B·舒-金;G·杜威;V·H·勒;J·T·卡瓦列罗斯;M·拉多萨夫列维奇;R·皮拉里塞泰;H·W·田;N·慕克吉;S·达斯古普塔 - 英特尔公司
- 2014-03-28 - 2020-02-14 - H01L29/78
- 描述了具有选择性再生长顶部接触部的垂直型半导体器件以及制造具有选择性再生长顶部接触部的垂直型半导体器件的方法。例如,半导体器件包括具有表面的衬底。第一源极/漏极区设置在所述衬底的表面上。垂直沟道区设置在所述第一源极/漏极区上,并且具有与所述衬底的表面平行的第一宽度。第二源极/漏极区设置在所述垂直沟道区上,并且具有与所述第一宽度平行并且大体上大于所述第一宽度的第二宽度。栅极叠置体设置在所述垂直沟道区的部分上并完全包围所述部分。
- 高压半导体装置及其制造方法-201811453965.0
- 许健;韦维克;陈柏安;谢克·麦斯坦巴雪;戴许曼·普佳·瑞凡卓;巴提·莫尼卡;席德·内亚兹·依曼 - 新唐科技股份有限公司
- 2018-11-30 - 2020-02-11 - H01L29/78
- 本发明提供一种高压半导体装置及其制造方法。该高压半导体装置包含半导体基底,具有第一导电类型,第一高压阱设置于半导体基底内且具有与第一导电类型相反的第二导电类型,第一埋层设置于第一高压阱上且具有第一导电类型,第二埋层和第三埋层设置于第一高压阱上且具有第二导电类型,其中第一埋层位于第二埋层与第三埋层之间,外延层设置于半导体基底上,其中第一埋层、第二埋层和第三埋层自半导体基底延伸至外延层内,以及源极区和漏极区设置于第一埋层上且具有第二导电类型。
- 半导体元件的制造方法-201910299931.9
- 张开泰;李东颖 - 台湾积体电路制造股份有限公司
- 2019-04-15 - 2020-02-11 - H01L29/78
- 在一半导体元件的制造方法中,蚀刻半导体基材以形成沟渠,借此沟渠定义出通道部。沉积硬罩幕层于通道部的侧壁上。非等向性地蚀刻半导体基材,以加深沟渠,借此加深的沟渠进一步定义出位于通道部与硬罩幕层下方的基部。将硬罩幕层从通道部的侧壁移除。以隔离材料填充加深的沟渠。凹入隔离材料以形成隔离结构,其中通道部凸出于隔离结构。
- 鳍状场效晶体管装置-201910375551.9
- 黄如立;江欣哲;潘育麒;杨峻铭;梁春升;庄英良;叶明熙 - 台湾积体电路制造股份有限公司
- 2019-05-07 - 2020-02-11 - H01L29/78
- 本发明实施例说明鳍状场效晶体管装置的结构与形成方法。鳍状场效晶体管装置包括:基板;鳍状物,位于基板上;以及栅极结构,位于鳍状物上。栅极结构包括功函数金属层,位于栅极结构的内侧侧壁上。功函数金属层的最顶侧表面低于栅极结构的上表面。栅极结构亦包括充填栅极金属层,位于功函数金属层的最顶侧表面上。充填栅极金属层的上表面与栅极结构的上表面实质上共平面。栅极结构亦包括自组装单层,位于充填栅极金属层与功函数金属层之间。
- 半导体元件-201910422490.7
- 王菘豊;卡迪尔巴德·姆鲁尼尔;奥野泰利 - 台湾积体电路制造股份有限公司
- 2019-05-21 - 2020-02-11 - H01L29/78
- 一种半导体元件包含第一半导体鳍片、第一磊晶层、第一合金层以及接触栓塞。第一半导体鳍片位于基材上。第一磊晶层位于第一半导体鳍片上。第一合金层位于第一磊晶层上方。第一合金层的材质包含一或多个IV族元素以及一或多个金属元素,且第一合金层包含第一侧壁及第二侧壁,第二侧壁自第一侧壁的底部沿着不平行于第一侧壁的方向向下延伸。接触栓塞接触于第一合金层的第一侧壁以及第二侧壁。
- 半导体结构及半导体制造方法-201910683436.8
- 郑新立;张聿骐 - 台湾积体电路制造股份有限公司
- 2019-07-26 - 2020-02-11 - H01L29/78
- 本发明实施例是有关半导体结构及半导体制造方法。所述半导体结构包含:衬底;有源区域,其包含夹置于两个源极/漏极区之间的沟道区;绝缘区,其从俯视图围绕所述有源区域;及电介质层,其放置在所述绝缘区与所述源极/漏极区之间的界面上方且与所述界面接触。本发明实施例还公开一种制造半导体结构的方法。
- 半导体器件以及形成半导体器件的方法-201910694119.6
- 吴家扬;张简旭珂;王廷君;游咏晞 - 台湾积体电路制造股份有限公司
- 2019-07-30 - 2020-02-11 - H01L29/78
- 根据本申请的实施例,提供了一种半导体器件。该半导体器件包括具有源极/漏极和栅极的晶体管。半导体器件也包括用于晶体管的导电接触件。导电接触件提供至晶体管的源极/漏极或栅极的电连接。导电接触件包括多个阻挡层。阻挡层具有彼此不同的深度。根据本申请的实施例,还提供了另一种半导体器件以及一种形成半导体器件的方法。
- 基于沟槽栅垂直浅超结的氮化镓基MOSFET器件及制作方法-201911060261.1
- 刘爽;赵胜雷;张进成;刘志宏;宋秀峰;郝跃 - 西安电子科技大学
- 2019-11-01 - 2020-02-11 - H01L29/78
- 本发明公开了一种基于沟槽栅垂直浅超结的氮化镓基MOSFET器件,主要解决现有技术击穿电压较低,漂移区电场集中的问题。包括衬底、漂移层、P‑柱层、P+层、n+层、栅介质层、源极、漏极、栅极和钝化层。其中,漂移层位于衬底的上部,P‑柱层位于漂移层中,P‑柱层两侧的上方依次为P+层和n+层,栅介质层位于n+层上部,源极位于栅介质层两侧,漏极位于衬底下部;栅极位于栅介质层上部,且采用凹槽结构,该凹槽位于漂移层、P+层和n+层的中间,钝化层位于栅极和源极之间。本发明通过在漂移层中淀积的P‑柱层,拓展了PN结耗尽区,减少了工艺复杂性和泄漏电流,提高了器件的击穿电压和可靠性,可作为高功率系统及电力电子开关。
- 具有RESURF结构的LDMOSFET及其制造方法-201510163925.2
- 祁树坤 - 无锡华润上华科技有限公司
- 2015-04-08 - 2020-02-11 - H01L29/78
- 本发明涉及一种具有RESURF结构的横向扩散金属氧化物半导体场效应管,包括衬底、源极、漏极、体区及衬底上的阱区,所述阱区包括:插入式阱,掺杂类型为P型,设于所述漏极的下方并与漏极相接;N阱,设于所述插入式阱的两侧;P阱,设于所述N阱的旁边并与N阱连接;所述源极和体区设于所述P阱内。本发明通过插入式阱形成triple RESURF结构,有助于提高N阱的掺杂浓度,并降低器件的导通电阻,并且有助于改善器件的击穿特性。
- 一种半导体器件及其制备方法-201611159432.2
- 周文龙 - 苏州能讯高能半导体有限公司
- 2016-12-15 - 2020-02-11 - H01L29/78
- 本发明涉及半导体及半导体制备技术领域,具体而言,涉及一种半导体器件及其制备方法。所述半导体器件包括:衬底、位于所述衬底一侧的缓冲层、位于所述缓冲层远离所述衬底一侧的沟道层,以及位于所述沟道层远离所述缓冲层一侧的势垒层。其中,所述缓冲层包括位于所述衬底一侧且含有掺杂杂质的高阻缓冲层,所述高阻缓冲层包括刻蚀掉富集于所述高阻缓冲层远离所述衬底一侧的掺杂杂质后形成的刻蚀区。在本发明提供的半导体器件,通过对含有掺杂杂质的高阻缓冲层表面进行刻蚀,解决了掺杂杂质在高阻缓冲层一侧的表面生长的非掺杂沟道层中的拖尾效应,抑制了半导体器件特性退化。
- 用于制造垂直半导体器件的深宽比捕获(ART)-201480076516.2
- V·H·勒;B·舒-金;G·杜威;J·T·卡瓦列罗斯;R·皮拉里塞泰;W·拉赫马迪;M·拉多萨夫列维奇;M·V·梅茨;N·慕克吉;R·S·周 - 英特尔公司
- 2014-03-28 - 2020-02-11 - H01L29/78
- 描述了用于制造垂直半导体器件的深宽比捕获(ART)方法以及由此制造的垂直半导体器件。例如,一种半导体器件,包括:衬底,该衬底具有最上表面,该最上表面具有第一晶格常数。第一源极/漏极区,其被设置在衬底的最上表面上并且具有不同的第二晶格常数。垂直沟道区,其被设置在第一源极/漏极区上。第二源极/漏极区,其被设置在垂直沟道区上。栅极叠置体,其被设置在垂直沟道区的一部分上并且完全包围垂直沟道区的该一部分。
- 半导体器件及其制造方法-201910356516.2
- 司空炫哲;裵相友;崔琦铉;朴浚均;郑旭珍 - 三星电子株式会社
- 2019-04-29 - 2020-02-07 - H01L29/78
- 提供半导体器件。半导体器件包括:衬底;第一鳍型图案和第二鳍型图案,其从衬底的上表面突出并彼此隔开;第一鳍型图案上的第一半导体图案;第二鳍型图案上的第二半导体图案;和第一半导体图案和第二半导体图案之间的阻挡图案,第一半导体图案的一部分插入到阻挡图案中。
- 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法-201911050371.X
- 黎大兵;刘新科;孙晓娟;贾玉萍;石芝铭 - 中国科学院长春光学精密机械与物理研究所
- 2019-10-31 - 2020-02-07 - H01L29/78
- 一种新型结构的底部沟槽栅极GaN‑MOSFET器件及其制备方法涉及高功率开关半导体器件和制造该半导体器件的技术领域,该器件从下至上依次为衬底、n型GaN外延层、P型GaN外延层和在P型GaN外延层中离子注入一层n型GaN,在器件中形成底部沟槽结构,侧壁为Si
- 自对准作用沟槽触点-201410772818.5
- 史蒂文·艾伦·莱特尔 - 德州仪器公司
- 2014-12-12 - 2020-02-07 - H01L29/78
- 本申请案涉及一种自对准作用沟槽触点。可通过包含以下步骤的过程来形成具有自对准触点的集成电路:在集成电路上方形成填充邻近于MOS栅极的侧壁之间的空间的间隙填充电介质层,及将间隙填充电介质层向下平面化到含有MOS栅极的栅极结构的顶部。在间隙填充电介质层上方形成暴露用于自对准触点的区域的触点图案;所述区域与栅极结构的邻近实例重叠。从用于自对准触点的区域移除间隙填充电介质层,且随后移除触点图案。在集成电路上方、在栅极结构上及在己移除了间隙填充电介质材料的区域中形成触点金属层;触点金属沿着侧壁的高度邻接侧壁。将触点金属向下平面化到栅极结构的顶部,从而形成自对准触点。
- 多阈值电压晶体管结构以及形成、配置该结构的方法-201610162011.9
- 范淑贞;S·K·卡纳卡萨巴帕西;玉仁祚;山下典洪 - 国际商业机器公司
- 2016-03-21 - 2020-02-07 - H01L29/78
- 本公开涉及替换金属栅极CMOS器件上的稳定的多阈值电压器件。提供了一种用于多电压阈值晶体管结构的技术。在鳍上形成窄沟道和长沟道。在鳍上形成外延层,并且在外延层上形成层间电介质层。鳍上的间隔物限定窄沟道和长沟道。在窄沟道和长沟道中沉积高k电介质材料。在窄沟道和长沟道中的高k电介质材料上沉积金属层。使窄沟道中的高k电介质材料的高度凹陷。从窄沟道和长沟道去除金属层。在窄沟道和长沟道中沉积功函数金属。沉积栅极传导金属以填充窄沟道和长沟道。在结构的顶表面上沉积帽层。
- 一种双栅InGaAs PMOS场效应晶体管-201610890501.0
- 王盛凯;刘洪刚;孙兵;常虎东 - 中国科学院微电子研究所
- 2016-10-12 - 2020-02-07 - H01L29/78
- 本发明公开了一种双栅InGaAs PMOS场效应晶体管,涉及半导体集成电路制造技术领域。本发明所述的场效应晶体管包括底栅电极、底栅介质层、底栅界面控制层、InGaAs沟道层、上界面控制层、高掺杂P型GaAs层、欧姆接触层、源漏金属电极、顶栅介质层、顶栅电极,其中源漏金属电极位于欧姆接触层两侧,在源漏金属电极中间刻蚀栅槽结构至界面控制层上表面,并将顶栅介质层均匀覆盖在栅槽结构内表面,最后将顶栅电极制备在顶栅介质层上。本发明利用双栅结构和界面控制层设计,实现了PMOS场效应晶体管更好的栅控功能和低界面态密度,能够满足高性能PMOS管的技术要求。
- 沟槽栅功率MOSFET结构及其制造方法-201610374736.4
- 柯行飞;缪进征 - 上海华虹宏力半导体制造有限公司
- 2016-05-31 - 2020-02-07 - H01L29/78
- 本发明公开了一种沟槽栅功率MOSFET,导通区中包括:表面形成有外延层的半导体衬底,由阱区组成的沟道区,漂移区由沟道区底部的外延层组成;在漂移区中形成有由外延层围成呈封闭式结构的第一沟槽,在第一沟槽中填充有多晶硅埋层,在多晶硅埋层和第一沟槽的侧面、底部和顶部的外延层之间隔离有隔离介质层;导通区中的各第一沟槽和各第一沟槽之间的外延层呈交替排列的结构,在器件反向偏置时各多晶硅埋层对外延层进行横向耗尽从而降低沟道区和漂移区的PN结的电场斜率,提高器件的反向击穿耐压并降低导通电阻。本发明还公开了一种沟槽栅功率MOSFET的制造方法。本发明能大幅度提高击穿电压并同时降低导通电阻。
- 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管-201710157716.6
- 段宝兴;曹震;师通通;吕建梅;袁嵩;杨银堂 - 西安电子科技大学
- 2017-03-16 - 2020-02-07 - H01L29/78
- 本发明提出了一种具有半绝缘多晶硅(SIPOS)层的纵向双扩散金属氧化物半导体场效应管(VDMOS),该器件主要的特征是在器件漂移区的侧壁形成SIPOS填充层,SIPOS填充层两端分别连接器件的栅漏两端。一方面,由于SIPOS层具有均匀的电阻率,在器件关断时,SIPOS上具有均匀的电场。根据电位移连续方程可知,器件漂移区上的电场受到SIPOS上均匀电场的调制变得更加均匀。并且SIPOS层使得VDMOS器件漂移区的耗尽增强,从而器件漂移区的掺杂浓度提高,使得器件在导通时具有较低的导通电阻。另一方面,在器件开态时,由于SIPOS层与器件漂移区表面具有电势差,使得器件漂移区存在多数载流子积累,从而使得器件的导通电阻进一步降低。
- 半导体装置及其制造方法-201610677738.0
- 李春霆;沈俊仰;卢仁祥;张圣育;张志豪 - 台湾积体电路制造股份有限公司
- 2016-08-17 - 2020-02-07 - H01L29/78
- 本公开提供一种半导体装置及其制造方法,半导体装置的制造方法中,形成用于N型通道鳍式场效晶体管(FinFET)的一第一鳍结构于一基底上方。形成一隔离绝缘层于基底上方,使第一鳍结构的上部突出于隔离绝缘层。形成一栅极结构于一部分的第一鳍结构的上部上方。形成一第一外延源极/漏极(S/D)结构于未覆盖栅极结构的第一鳍结构上方。形成一外延盖层于第一外延源极/漏极结构上方。第一外延源极/漏极结构包括SiP,而外延盖层包括SiC,且其碳浓度在0.5至5原子百分比的范围。
- SiGeC应力引入的直接带隙Ge沟道NMOS器件及其制备方法-201610486996.0
- 吴翼飞;宋建军;宣荣喜;蒋道福;胡辉勇;张鹤鸣 - 西安电子科技大学
- 2016-06-28 - 2020-02-07 - H01L29/78
- 本发明涉及一种SiGeC应力引入的直接带隙Ge沟道NMOS器件及其制备方法。该制备方法包括:选取单晶Si衬底;生长第一Ge层;生长第二Ge层;连续生长栅介质层和栅极层,刻蚀工艺选择性刻蚀所述栅介质层和所述栅极层形成栅极;在栅极表面形成栅极保护层;刻蚀所述第二Ge层在所述NMOS栅极位置处形成Ge台阶;采用外延工艺在所述第二Ge层表面生长Si
- 一种碳化硅Trench MOS器件及其制作方法-201710433420.2
- 张金平;邹华;刘竞秀;李泽宏;任敏;张波 - 电子科技大学
- 2017-06-09 - 2020-02-07 - H01L29/78
- 本发明公开了一种碳化硅Trench MOS器件及其制作方法,属于功率半导体技术领域。本发明通过在传统器件沟槽栅结构下增设一层呈π型分布的多晶硅区,使其与外延层形成Si/SiC异质结,进而在器件内部集成二极管。相比直接利用碳化硅Trench MOS的寄生碳化硅二极管,本发明显著降低了器件二极管应用时的结压降,同时,由于较大的异质结结面积改善了器件导通特性;进一步地,本发明减小了器件的栅‑漏电容和栅‑漏与栅‑源电容的比值,提高了器件MOS应用时的性能和可靠性;此外,本发明还具有反向恢复时间短,反向恢复电荷少的优势,还保持传统碳化硅Trench MOS器件反向漏电低,击穿电压高和器件温度稳定性能好的优点;综上,本发明在逆变电路、斩波电路等电路中具有广阔前景。
- 一种新形式的功率金属氧化物半导体场效晶体管-201920243158.X
- 李振道;孙明光 - 江苏应能微电子有限公司
- 2019-02-27 - 2020-02-07 - H01L29/78
- 本实用新型提供了一种新形式的功率金属氧化物半导体场效晶体管,包括:一衬底+外延,一氧化层,一多晶硅(Poly‑Si)层,一氮化硅层,一第一掺杂区,一第二掺杂区,一第一次注入第一P+掺杂区,一第一次注入第二P+掺杂区,一介电质层(ILD),一第二次注入第一P+掺杂区,一第二次注入第二P+掺杂区,一第一金属层,一第二金属层,和一般的功率金属氧化物半导体场效晶体管制程工艺方式相比照,本实用新型使用三层光罩,有效减少工艺制造流程,但对器件特性不产生影响,只需充份利用半导体设备的反应式离子蚀刻(RIE),其针对不同蚀刻材质所调整的选择比率,所衍生的间隙壁Spacer结构便能完成让光罩层数减少,使其器件保持原有的良好特性。
- 一种中高压的构槽式功率金氧半场效晶体管的结构-201920243165.X
- 李振道;孙明光 - 应能微电子(上海)有限公司
- 2019-02-27 - 2020-02-07 - H01L29/78
- 本实用新型提供了一种中高压的构槽式功率金氧半场效晶体管的结构,包括:一衬底+外延,一氧化层,一闸极氧化层,一多晶硅(Poly‑Si)层,一场氧化层,一第一掺杂区,一第二掺杂区,一第一次注入第一P+掺杂区,一第一次注入第二P+掺杂区,一介电质层(ILD),一第二次注入第一P+掺杂区,一第二次注入第二P+掺杂区,一第一金属层,一第二金属层,本实用新型使用深离子植入技巧,改变电压崩溃时电流路径由原本的P‑掺杂区转向P+掺杂区方向流动,由于P+掺杂区阻值较小,使电流与路径阻值的乘积不易大于内建寄生双级晶体管的Vbe电压让三极管导通,因而容易维持原本雪崩崩溃(UIS)能力及降低snapback发生机率,本实用新型能完成中高电压的产品,大大提升产品的应用范围。
- 半导体装置及其制造方法-201880035386.6
- 三塚要;高桥美咲;白川彻 - 富士电机株式会社
- 2018-10-25 - 2020-02-07 - H01L29/78
- 提供晶体管部和二极管部的导通特性优良的半导体装置。提供具有晶体管部与二极管部的半导体装置,该半导体装置具备:第一导电型的漂移区,其设置在半导体基板;第二导电型的第一阱区,其设置在半导体基板的上表面侧;第二导电型的阳极区,其在二极管部,设置在半导体基板的上表面侧;以及第二导电型的第一高浓度区,其在阳极区与第一阱区之间,与第一阱区接触地设置,并且掺杂浓度比阳极区的掺杂浓度高。
- 半导体器件-201910594266.6
- 赵南奎;金锡勋;姜明一;慎居明;李承勋;李正允;崔珉姬;崔正鍲 - 三星电子株式会社
- 2019-07-03 - 2020-02-04 - H01L29/78
- 一种半导体器件包括:在衬底上沿第一方向延伸的有源鳍;沿第二方向延伸并与有源鳍交叉的栅电极;在栅电极的两个侧壁上的栅极间隔层;以及在栅电极的至少一侧的有源鳍的凹陷区域中的源极/漏极区域。源极/漏极区域可以包括基层,该基层与有源鳍接触并且具有在凹陷区域的内侧壁上在第一方向上彼此相对的内端和外端。源极/漏极区域可以包括基层上的第一层。第一层可以包括浓度高于基层中包括的锗(Ge)的浓度的锗(Ge)。基层的外端可以与第一层接触,并且可以具有在平面上朝向栅电极的外部凸出的形状。
- 一种纵向型氮化镓基半导体器件及制造方法-201710071078.6
- 欧阳伟伦;梁安杰;罗文健 - 香港商莫斯飞特半导体有限公司
- 2017-02-09 - 2020-02-04 - H01L29/78
- 一种纵向型氮化镓基半导体器件及制造方法,所述器件,包括,氮化镓衬底、氮化镓外延层,其中,沟槽底介质层下形成有N型区,正向导通时,电子从源极流经反形层、积累层、沟槽底所述N型区,然后垂直地经N型外延层至底部漏区金属电极。该方法包括,在氮化镓衬底上依次生长GaN外延层、P
- 专利分类