[发明专利]常关闭型化合物半导体隧道晶体管有效
| 申请号： | 201510787836.5 | 申请日： | 2013-02-28 |
| 公开（公告）号： | CN105374867B | 公开（公告）日： | 2019-12-10 |
| 发明（设计）人： | G.库拉托拉;O.赫贝伦 | 申请（专利权）人： | 英飞凌科技奥地利有限公司 |
| 主分类号： | H01L29/739 | 分类号： | H01L29/739;H01L29/778 |
| 代理公司： | 72001 中国专利代理(香港)有限公司 | 代理人： | 申屠伟进;刘春元 |
| 地址： | 奥地利*** | 国省代码： | 奥地利;AT |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及常关闭型化合物半导体隧道晶体管。本文公开了常关闭型化合物半导体隧道场效应晶体管的实施例，常关闭型化合物半导体隧道场效应晶体管在室温下具有高于100mA每mm栅极长度的驱动电流和低于60 mV每十倍的亚阈值斜率，并且公开了制造此类常关闭型化合物半导体隧道晶体管的方法。化合物半导体隧道场效应晶体管是快速切换的且能够用于高电压应用，例如30V直至600V以及更高。 | ||
| 搜索关键词： | 关闭 化合物 半导体 隧道 晶体管 | ||
【主权项】：
1.一种半导体器件，包括常关闭型化合物半导体隧道晶体管，该常关闭型化合物半导体隧道晶体管在室温下具有高于100mA每mm栅极长度的驱动电流和低于60 mV每十倍的亚阈值斜率，其中该常关闭型化合物半导体隧道晶体管包括栅极，所述栅极操作用于控制在栅极下方彼此间隔分开的且由于极化电荷而出现的二维电子气和二维空穴气之间的隧穿。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英飞凌科技奥地利有限公司，未经英飞凌科技奥地利有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510787836.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种RC-IGBT半导体器件-201910994404.X
- 不公告发明人 - 上海睿驱微电子科技有限公司
- 2019-10-18 - 2020-02-14 - H01L29/739
- 本发明公开了一种RC‑IGBT半导体器件，在1个半导体衬底形成有IGBT和FWD，IGBT具有p型基极层和n型漂移层和多个沟槽栅极结构，栅电极穿过p型基极层，p型基极层由栅电极分成多个间隔区域；在间隔区域中，p型基极层上表面设置有p+发射极区和n+发射极区，n+发射极及p型基极层的侧壁均与沟槽侧壁外表面相接触；FWD从上到下设置有多个虚拟沟道、p型基极层，虚拟沟道间隔穿过p型基层，并且虚拟沟道的底部到达衬底，在FWD的虚拟沟道与IGBT的栅电极之间的p型基极层上表面设置有p+阳极层；在FWD部分的n型漂移层的背面形成的多个间隔的深n+阴极区以及设置在深n+阴极区域间隔之间的浅p+阴极区。本发明实现了无振荡的内置FWD的RC‑IGBT半导体器件。
- 一种沟槽栅IGBT半导体器件及其制备方法-201911005590.6
- 不公告发明人 - 上海睿驱微电子科技有限公司
- 2019-10-22 - 2020-02-14 - H01L29/739
- 本发明提供了一种沟槽栅IGBT半导体器件及其制作方法，半导体器件包括半导体衬底和位于半导体衬底表面内的沟槽栅结构和虚设沟槽栅结构；其中，虚设沟槽栅结构位于两个沟槽栅结构之间，沟槽栅结构包括覆盖在沟槽内表面上和上表面的氧化层及填充在沟槽中的多晶硅；虚设沟槽栅之间为埋入的P型基区，虚设沟槽栅结构包括掺杂区，掺杂区位于P型基区表面并且直接连接到发射极电极；在P型掺杂区下表面形成n型空穴阻挡层。本发明通过n型空穴阻挡层位于虚设沟槽栅的P基区下方，以避免空穴流向发射极；这种结构将空穴存储在虚拟沟槽栅单元下，在不牺牲任何IGBT性能的情况下，寄生电容会显著降低，进而缩短逆变器的死区时间。
- 一种带有电荷可调型场板的横向绝缘栅双极型晶体管-201711040993.5
- 张春伟;岳文静;付小倩;李志明;李阳 - 济南大学
- 2017-10-30 - 2020-02-14 - H01L29/739
- 本发明公开了一种带有电荷可调型场板的横向绝缘栅双极型晶体管，包括P型衬底，P型衬底上设有N型漂移区和P型阱，P型阱上设有阴极接触区和第一场氧化层，N型漂移区上设有P型阳极接触区和第二场氧化层，第一场氧化层和第二场氧化层上方设有介质层，其特征在于，所述第一场氧化层表面设有多个感应电容电极板，所述第二场氧化层表面设有多个电荷可调型场板，所述介质层表面设有多个上层电荷可调型场板，且每一个感应电容电极板和一个与之一一对应的电荷可调型场板或上层电荷可调型场板通过重掺杂的多晶硅或金属互连线相连接。该结构器件的漂移区电场分布均匀，耐压所需漂移区长度小，电流能力强，导通损耗和开关损耗小。
- 一种大电流绝缘体上硅横向绝缘栅双极型晶体管-201911220473.1
- 田涛;张营 - 济宁学院
- 2019-12-03 - 2020-02-11 - H01L29/739
- 本发明公开一种大电流绝缘体上硅横向绝缘栅双极型晶体管，属于半导体集成电路技术领域，包括NMOS管A、自偏置PMOS管B、NMOS管C，NMOS管A的N+漏区与NMOS管C的N+源区通过金属互连，NMOS管A的N+源区与PMOS管B的P+漏区相连，二者通过金属短接作为本发明器件的阴极，与上述阴极金属相连的多晶硅作为PMOS管B的栅极，传统硅横向绝缘栅双极型晶体管的阳极作为本发明器件的阳极，本发明与现有技术的绝缘体上硅横向绝缘栅双极型晶体管相比，在相等的导通压降情况下，具有更大的电流密度，更小的导通损耗和芯片面积，解决了现有技术中出现的问题。
- 半导体装置以及半导体装置的制造方法-201580011631.6
- 小野泽勇一 - 富士电机株式会社
- 2015-08-13 - 2020-02-11 - H01L29/739
- n型场截止层包括在不同深度具有载流子峰值浓度C
- 一种沟槽栅IGBT及其制作方法-201710667268.4
- 肖婷;何昌;史波 - 珠海零边界集成电路有限公司;珠海格力电器股份有限公司
- 2017-08-07 - 2020-02-07 - H01L29/739
- 本发明公开了一种沟槽栅IGBT及其制作方法，在沟槽栅IGBT的第一沟槽栅上设置一接触区，在制作隔离层时仅仅对隔离层对应该第一接触区的部分进行刻蚀挖空，而无需对隔离层对应第一沟槽栅其他区域的部分进行刻蚀挖空处理，保证第一沟槽栅的顶面边缘与沟槽栅衬底结构的表面接触部分质量较高，改善沟槽栅IGBT容易出现漏电的问题，提高其可靠性。此外，本发明提供的沟槽栅IGBT无需增加相邻沟槽栅之间的间距，因而沟槽栅IGBT的沟槽栅的密度可以优化为较大的密度，保证沟槽栅IGBT的饱和电流密度较高。
- 栅控二极管及其形成方法-201610407349.6
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-06-12 - 2020-02-07 - H01L29/739
- 一种栅控二极管及其形成方法，所述栅控二极管包括：衬底，所述衬底上具有鳍部；位于所述鳍部表面的第一栅极结构；位于所述第一栅极结构两侧鳍部内的第一掺杂区和第二掺杂区；位于所述第一掺杂区表面上的第一连接插塞，所述第一连接插塞覆盖所述第一栅极结构露出的所述第一掺杂区表面；位于所述第二掺杂区表面上的第二连接插塞。本发明还提供形成上述栅控二极管的方法。本发明通过形成覆盖第一掺杂区表面的第一连接插塞，增大了第一连接插塞与第一掺杂区的接触面积，有效的增大了第一连接插塞与第一掺杂区交界面电流通道的宽度，改善了第一连接插塞与第一掺杂区交界面电流拥堵问题，提高了所形成栅控二极管的性能。
- 一种采用P埋层工艺制作集成IGBT器件-201920075705.8
- 鄢细根;黄种德;陈晓静 - 厦门中能微电子有限公司
- 2019-01-17 - 2020-01-24 - H01L29/739
- 本实用新型公开的采用P埋层工艺制作集成IGBT器件，包括，P底衬、下隔离一(P埋层)、N+埋层、N外延、硼桥、上隔离、下隔离、外岛，所述P底衬上端设置有N+埋层，所述N+埋层上端设置有下隔离一(P埋层)，所述下隔离一(P埋层)上端设置有N外延，所述下隔离一(P埋层)的上端位于N外延的两边设置有硼桥，所述N+埋层的侧面设置有下隔离，所述N外延两边设置有上隔离，所述N外延上端设置有多晶硅。本实用新型在标准双极电路中上下对通隔离工艺的基础上，同步形成P埋层，以及上隔离硼扩散时，把P埋层通过硼桥引出表面，从而为集成纵向结构的IGBT器件提供了可能，与VDMOS器件相比，由于IGBT具有电导调制效应，与同样面积的VDMOS器件相比，电流密度大大提升。
- 一种具有超结结构的IGBT及其制备方法-201410116773.6
- 杨凡力 - 上海提牛机电设备有限公司
- 2014-03-26 - 2020-01-21 - H01L29/739
- 本发明公开了一种具有超结结构的IGBT，所述具有超结结构的IGBT包括集电极、漂移区、P型基极区和N型发射极区，所述P型基极区和N型发射极区内设有栅沟槽，所述栅沟槽内设有栅电极，在所述栅沟槽底部与所述集电极之间设有P型区域，所述P型区域分别与所述栅沟槽底部和所述集电极相连，所述相邻P型区域之间以绝缘介质填充。本发明还公开了一种制备具有超结结构的IGBT的制备方法。本发明提供的具有超结结构的IGBT，能够产生横向电场从而提高器件的击穿电压和降低饱和压降；本发明提供的一种具有超结结构的IGBT制备方法具有加工时间短的优点。
- 一种绝缘栅双极性晶体管结构及其制造方法-201710757701.3
- 单建安;冯浩;伍震威 - 中山汉臣电子科技有限公司
- 2017-08-29 - 2020-01-21 - H01L29/739
- 一种绝缘栅双极性晶体管结构及其制造方法，本发明涉及于功率半导体器件，针对现有技术IGBT器件中存在的问题，需要提供一种在不增加器件制造难度及成本的基础上降低其导通压降Von的器件结构设计方案。一种绝缘栅双极性晶体管结构，所述的晶体管结构包括有发射极电极、集电极和栅电极，所述的栅电极设于栅槽内，所述的栅槽延伸进入第三半导体漂移区内，所述的第三半导体漂移区内设有一个以上的伪槽，所述的伪槽外毗连设有第七半导体区，所述的第七半导体区的掺杂浓度高于所述的第三半导体漂移区的平均掺杂浓度。本发明的IGBT器件可以通过更低的制造难度及成本实现更低的导通能量损耗，提升器件产品在性能与成本两方面的双重竞争力。
- 半导体装置-201710085601.0
- 小仓常雄;末代知子 - 株式会社东芝
- 2017-02-17 - 2020-01-21 - H01L29/739
- 根据一个实施方式，第3电极设于第1半导体区域与第2电极之间。第4电极设于第1半导体区域与第2电极之间。第2半导体区域设于第1半导体区域与第2电极之间、以及第3电极与第4电极之间。第3半导体区域设于第2半导体区域与第2电极之间。第4半导体区域设于第1半导体区域与第2电极之间，与第2电极电连接，且隔着第4电极与第2半导体区域并列。第1绝缘膜设于第3电极与第1半导体区域、第2半导体区域、第3半导体区域、以及第2电极之间。第2绝缘膜设于第4电极与第1半导体区域、第2半导体区域、以及第4半导体区域之间。第5半导体区域设于第1电极与第1半导体区域之间。
- 一种新型沟槽IGBT芯片-201911163332.0
- 周炳;赵承杰;许新佳 - 张家港意发功率半导体有限公司
- 2019-11-25 - 2020-01-14 - H01L29/739
- 本发明公开了一种新型沟槽IGBT芯片，包括集电极，集电极上设置有P+集电极区，P+集电极区上设置有N型衬底，N型衬底上设置有N‑场截止层，N‑场截止层上设置有P基区，P基区上设置有P+欧姆接触区，P+欧姆接触区上设置有发射极，P基区和P+欧姆接触区上均设置有N+型源区，N‑场截止层、P基区以及N+型源区上均设置有沟槽，沟槽内设置有栅氧化层，栅氧化层内设置有栅极，发射极与N+型源区、栅氧化层和栅极之间设置有夹层。该新型沟槽IGBT芯片，通过沟槽栅结构结合N型衬底、N‑场截止层和发射极为纵向分布结构，使得总耗能更低，开关行为更加轻柔，并且整体体型也变小，减少占用面积。
- 半导体装置-201480079213.6
- 陈则 - 三菱电机株式会社
- 2014-05-22 - 2020-01-14 - H01L29/739
- 在沟槽(2)间的台面部处，在N
- 半导体结构-201910093346.3
- 堤姆斯·文森;荷尔本·朵尔伯斯;麦特西亚斯·帕斯拉克 - 台湾积体电路制造股份有限公司
- 2019-01-30 - 2020-01-07 - H01L29/739
- 本揭露描述一种穿隧场效晶体管装置，其包含P‑I‑N异质接面结构。高介电常数介电层与金属栅极围绕本质通道层，中间层位在高介电常数介电层与P‑I‑N异质接面的本质通道层之间。在陷阱辅助穿隧效应下，中间层避免了电荷载子经由高介电常数介电层，到达穿隧效应发生的界面，因而减少了关闭状态下的电流泄漏。
- 一种具有折叠型复合栅结构的IGBT芯片-201810148664.0
- 刘国友;朱春林;朱利恒 - 株洲中车时代电气股份有限公司
- 2018-02-13 - 2020-01-07 - H01L29/739
- 本发明公开了一种具有折叠型复合栅结构的IGBT芯片，包括若干复合栅单元，每一所述复合栅单元包括栅极区和位于所述栅极区两侧的有源区，其中，所述栅极区包括：在所述栅极区的指定位置向下刻蚀而成的至少一个沟槽，所述沟槽内设置有沟槽栅极；位于所述栅极区的表面上的平面栅极，所述平面栅极与沟槽栅极相连。所述有源区包括分别位于所述栅极区两侧的沟槽栅有源区和平面栅有源区，沟槽栅有源区和平面栅有源区均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。采用本发明可以大幅度提升IGBT芯片密度，并保留沟槽栅低通耗、高电流密度和平面栅宽安全工作区的特性。
- 变掺杂阳极IGBT结构及其制作方法-201610348468.9
- 刘国友;朱利恒;覃荣震;罗海辉;黄建伟;戴小平 - 株洲中车时代电气股份有限公司
- 2016-05-24 - 2020-01-07 - H01L29/739
- 本发明提供一种变掺杂阳极IGBT结构及其制作方法，IGBT结构包括集电区，其中，集电区包括有源区对应的第一集电区和终端对应的第二集电区，第一集电区的掺杂剂量高于第二集电区的掺杂剂量。由于有源区对应的第一集电区与终端对应的第二集电区的掺杂剂量不相同，第一集电区的掺杂剂量高、空穴注入效率高，而第二集电区的掺杂剂量低、空穴注入效率低，可使得该IGBT结构既能获得良好的导通性能，又具有较高的抗动态雪崩性能。
- 一种低噪声低损耗绝缘栅双极型晶体管-201710530001.0
- 孙伟锋;李胜;徐志远;杨卓;张小双;刘斯扬;陆生礼;时龙兴 - 东南大学
- 2017-06-30 - 2020-01-07 - H01L29/739
- 一种低噪声低损耗绝缘栅双极型晶体管，包括：底部设有集电极金属电极的P型衬底，在P型衬底上方设有N型缓冲层，N型缓冲层上设有N型外延层，在N型外延层内设有一维阵列分布的P型体区，并在其中设有重掺杂N型发射区，在P型体区与N型外延层之间设有N型载流子存储层，所述晶体管还包括按一维阵列分布的侧壁覆盖有隔离氧化层的沟槽，各个沟槽横向贯穿各P型体区、重掺杂N型发射区及N型外延层，在沟槽内设有和金属层相连的二极管，在各沟槽下方分别设有重掺杂P阱；在位于相邻沟槽之间的N型外延层的上方分别设有栅氧化层，在栅氧化层上方覆盖有多晶硅栅极；将各个重掺杂N型发射区、P型体区和第二金属连接层连接，作为器件的发射极。
- 二维材料异质结背栅负电容隧穿晶体管及制备方法-201910881440.5
- 李伟;汪钰成;关赫;汪瑛 - 西北工业大学
- 2019-09-18 - 2020-01-03 - H01L29/739
- 本发明涉及半导体器件技术领域，具体公开了一种二维材料异质结背栅负电容隧穿晶体管，包括：半导体衬底(1)、第一高k介质层(2)、铁电材料层(3)、第二高k介质层(4)、第一二维材料层(5)、第二二维材料层(6)、金属源电极(7)、金属漏电极(8)，其充分发挥了负电容和二维材料的优势，提高了隧穿场效应晶体管的开态电流，降低了隧穿场效应晶体管的关态电流；还公开了一种二维材料异质结背栅负电容隧穿晶体管的制备方法，包括各材料层的生长方法，由于采用背栅结构，该器件制备工艺简单，与传统的半导体工艺兼容。
- 一种IGBT芯片及半导体功率模块-201911057186.3
- 左义忠 - 吉林华微电子股份有限公司
- 2019-10-31 - 2020-01-03 - H01L29/739
- 本发明提供了一种IGBT芯片及半导体功率模块，涉及半导体器件的技术领域，在IGBT芯片的第一表面上设有主工作区域的第一栅电极单元和第一发射极单元，电流检测区域的第二栅电极单元和第二发射极单元，IGBT芯片的第二表面上设有主工作区域的第一集电极单元和电流检测区域的第二集电极单元，接地区域设置于第一发射极单元内的任意位置处；电流检测区域和接地区域用于与测试取样电阻的两端连接，使得测试取样电阻上产生电压，以便根据电压检测主工作区域的工作电流，由于主工作区域的栅电极单元和电流检测区域的栅电极单元不连接，使得电流测量过程中电流检测区域与主工作区域的电流比例关系稳定，提高了电流检测精度和测试敏感性。
- 一种功率半导体器件及其制作方法-201510761407.0
- 刘国友;覃荣震;黄建伟;张泉;朱利恒;戴小平 - 株洲南车时代电气股份有限公司
- 2015-11-10 - 2019-12-27 - H01L29/739
- 本发明公开了一种功率半导体器件及其制作方法，功率半导体器件包括：P‑基区、N‑衬底、N阱、多晶硅栅、N+源极区、P+欧姆接触区、发射极金属电极和栅氧化层，功率半导体器件采用沟槽栅结构。沟槽栅结构的沟槽具有第一深度和第二深度，第一深度为第一次沟槽刻蚀并进行N阱注入的深度，第一深度大于或等于P‑基区的结深，第一深度小于N阱的深度，第二深度为沟槽的深度。本发明能够克服现有沟槽栅功率半导体器件的N阱(载流子存储层)通过扩散工艺来实现掺杂，无法实现较高的掺杂浓度的技术问题。
- 反向导通绝缘栅双极性晶体管-201610354183.6
- 妹尾贤 - 丰田自动车株式会社
- 2016-05-25 - 2019-12-17 - H01L29/739
- 本发明涉及一种反向导通绝缘栅双极性晶体管，并提供一种在二极管区内设置有势垒区的反向导通IGBT中，使反向导通IGBT结构的功率损耗的降低与二极管结构的反向恢复特性的改善同时实现的技术。反向导通IGBT(1)具备被设置在半导体基板(10)的反向导通IGBT区(14a)内的具有格子状的布局的沟槽栅部(30)以及被设置在半导体基板(10)的二极管区(14b)内的具有条纹状的布局的虚设沟槽部(40)。半导体基板(10)的二极管区(14b)包含p型的体区(阳极区)(25)、n
- 一种IGBT芯片的产品结构-201822065217.7
- 肖婷;史波;敖利波;曾丹;廖勇波 - 珠海格力电器股份有限公司
- 2018-12-10 - 2019-12-17 - H01L29/739
- 本实用新型公开了一种IGBT芯片的产品结构，包括：在所述IGBT芯片的正面发射极打线位置的下方，设置有打线区域（4），且所述打线区域（4）处未刻蚀沟槽（6）。本实用新型的方案，可以解决超薄trench FS‑IGBT芯片在封装打线过程中应力集中、芯片容易开裂的问题，实现减小应力和芯片不易开裂的有益效果。
- 一种沟槽栅型IGBT器件及其制备方法、装置-201910870940.9
- 李立;金锐;董少华;王耀华;高明超;吴军民;潘艳 - 全球能源互联网研究院有限公司;国网山西省电力公司;国家电网有限公司
- 2019-09-16 - 2019-12-13 - H01L29/739
- 本发明公开一种沟槽栅型IGBT器件及其制备方法、装置，其中，沟槽栅型IGBT器件，包括沟槽栅结构，其第四功能区层位于第三功能区层与第一电极之间，在第三功能区层上设置有第二功能区层，在第二功能区层的内部成型第一功能区层、第三电极、第一电极层和第二电极层，在第二电极上成型介质层，介质层位于第二电极与第三电极之间，第三电极的一端面与介质层接触，第三电极的另一端面和侧壁区域被第一电极层包围，第二电极层与介质层平行且与沟槽栅结构的底部区域接触，第一功能区层分别与第二电极和介质层接触且设置在沟槽栅结构的两侧，以及在沟槽栅结构设置第二电极层可使得沟槽栅型IGBT器件的反向传输电容得到有效降低。
- 无闩锁效应的功率晶体管-201610702676.4
- 阿勒姆·卡尔穆斯 - 英飞凌科技股份有限公司
- 2016-08-22 - 2019-12-13 - H01L29/739
- 本文公开了无闩锁效应的功率晶体管的多种实施方案。这样的器件包括定位成相邻于功率晶体管中的导电沟道的绝缘栅极、与导电沟道直接物理接触的发射极、以及与导电沟道电接触的集电极。功率晶体管还包括与半导体衬底的相邻于导电沟道的表面接触的发射极层。
- 隧穿场效应晶体管及其形成方法-201510098501.2
- 朱正勇;朱慧珑;许淼 - 中国科学院微电子研究所
- 2015-03-05 - 2019-12-13 - H01L29/739
- 本发明提供了一种隧穿场效应晶体管，包括：衬底，衬底上形成有外延的鳍；第一栅极和第二栅极，分别形成在鳍的相对的侧壁上；第一栅介质层，形成在第一栅极与鳍的侧壁之间以及第一栅极的底面上；第二栅介质层，形成在第二栅极与鳍的侧壁之间以及第二栅极的底面上；源区和漏区，分别形成在第一栅极一侧和第二栅极一侧。该结构的隧穿场效应晶体管可通过控制鳍的宽窄来实现不受杂质注入扩散限制的窄隧穿结，提高了隧穿电流，并通过增大有效隧穿面积进一步提高导通电流。
- 常关闭型化合物半导体隧道晶体管-201510787836.5
- G.库拉托拉;O.赫贝伦 - 英飞凌科技奥地利有限公司
- 2013-02-28 - 2019-12-10 - H01L29/739
- 本发明涉及常关闭型化合物半导体隧道晶体管。本文公开了常关闭型化合物半导体隧道场效应晶体管的实施例，常关闭型化合物半导体隧道场效应晶体管在室温下具有高于100mA每mm栅极长度的驱动电流和低于60 mV每十倍的亚阈值斜率，并且公开了制造此类常关闭型化合物半导体隧道晶体管的方法。化合物半导体隧道场效应晶体管是快速切换的且能够用于高电压应用，例如30V直至600V以及更高。
- 一种沟槽栅电荷存储型IGBT及其制作方法-201810111442.1
- 张金平;赵倩;罗君轶;刘竞秀;李泽宏;张波 - 电子科技大学
- 2018-02-05 - 2019-12-10 - H01L29/739
- 一种沟槽栅电荷存储型IGBT，属于半导体功率器件技术领域。本发明通过在传统CSTBT器件结构的基础上引入了与发射极金属等电位的屏蔽沟槽结构，并使其槽深大于电荷存储层，以此来屏蔽电荷存储层的电场，屏蔽沟槽结构的引入对电荷存储层起到了有效的电荷补偿作用，进而改善了电荷存储层的掺杂浓度和厚度对于器件耐压的限制，提高了器件的击穿电压；有利于改善器件正向导通压降Vceon与关断损耗Eoff之间的折中关系，获得更宽的短路安全工作区，同时有利于降低器件的饱和电流密度，进一步改善了器件短路安全工作区；另外，本发明显著降低了器件的栅极电容，尤其是栅极‑集电极电容，从而提高了器件的开关速度，降低了器件的开关损耗和对删驱动电路能力的要求。
- 半导体装置及半导体装置的制造方法-201580011602.X
- 小野泽勇一 - 富士电机株式会社
- 2015-08-12 - 2019-12-10 - H01L29/739
- 从半导体基板的背面侧注入质子，除了使半导体基板内部的缺陷恢复，还使半导体基板的正面侧中的沟道形成区的缺陷恢复。由此，减少栅极阈值电压的偏差，减少施加反向电压时的漏电流。提供一种半导体装置，具备：在背面侧具有包含质子的n型杂质区的半导体基板；和在半导体基板的正面侧对质子具有阻挡效果的阻挡金属部。
- 半导体装置-201610091497.1
- 小仓常雄;末代知子 - 株式会社东芝
- 2016-02-18 - 2019-12-03 - H01L29/739
- 实施方式的半导体装置具备：第1导电型的第1半导体区域，设置在第1电极与第2电极之间；第2导电型的第2半导体区域，设置在第1半导体区域与第2电极之间；多个第1连接区域，电连接于第2电极，在从第2电极朝向第1电极的第1方向上，从第2电极到达至第1半导体区域，且在与第1方向交叉的第2方向上并排；第1绝缘膜，设置在多个第1连接区域中的任一个连接区域与第2半导体区域及所述第1半导体区域之间；以及第2连接区域，设置在第2方向上相邻的第1连接区域之间，电连接于第2电极，且在第1方向上，从第2电极到达至第1半导体区域，或到达至第2半导体区域中。
- 穿隧场效晶体管装置-201810818182.1
- 彼德·瑞姆瓦尔;麦特西亚斯·帕斯拉克 - 台湾积体电路制造股份有限公司
- 2018-07-24 - 2019-11-26 - H01L29/739
- 本揭示内容描述一种垂直穿隧场效晶体管装置，其包括P掺杂的氮化镓纳米线源极/漏极的垂直的P‑I‑N异质接面结构、本质的InN层，和N掺杂的氮化镓纳米线源极/漏极。高介电常数介电层和金属栅极环绕本质的InN层周围。
- 专利分类
