[发明专利]多元件封装体及其制备方法有效
| 申请号： | 201510611270.0 | 申请日： | 2015-09-23 |
| 公开（公告）号： | CN106409813B | 公开（公告）日： | 2019-07-19 |
| 发明（设计）人： | 管式凡;罗翊仁 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | H01L23/535 | 分类号： | H01L23/535;H01L21/768;H01L21/60;H01L21/78 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 宋献涛 |
| 地址： | 美国爱*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种多元件封装体及其制造方法，该多元件封装体包含基板、至少两个元件区域、第一重布局层、外部晶片、多个第一连接件与导电接触。此两个元件区域是自基板形成，且基板具有相对的第一表面与第二表面。第一重布局层设置于第一表面上并电性连接至此两个元件区域，而外部晶片设置于第一重布局层上。此些第一连接件设置于第一重布局层与外部晶片之间，以连接第一重布局层与外部晶片。导电接触则自基板的第二表面朝第一表面延伸以电性连接元件区域。借此，本发明的多元件封装体及其制造方法，多元件封装体中的基板与元件区域之间不具有任何界面使元件区域能直接集成，降低元件区域断线或损坏的风险。 | ||
| 搜索关键词： | 多元 封装 及其 制备 方法 | ||
【主权项】：
1.一种多元件封装体，其包含：自基板形成的至少两个元件区域，且所述基板具有第一表面和与所述第一表面相对的第二表面；第一重布局层，其设置于所述第一表面上，并电连接至所述两个元件区域；外部晶片，其设置于所述第一重布局层上且至少通过所述第一重布局层电连接至所述两个元件区域；多个第一连接件，其设置于所述第一重布局层与所述外部晶片之间以连接所述第一重布局层与所述外部晶片；以及导电接触，其自所述基板的所述第二表面朝所述第一表面延伸以电连接所述元件区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510611270.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体封装及其制造方法-201510573810.0
- 许埈荣;赵汊济;赵泰济 - 三星电子株式会社
- 2015-09-10 - 2019-10-25 - H01L23/535
- 本公开提供了半导体封装及其制造方法。实施例包括一种半导体封装，该半导体封装包括：基板；第一半导体芯片，安装在基板上；第二半导体芯片，安装在第一半导体芯片的顶表面上；连接凸块，设置在第一和第二半导体芯片之间以将第二半导体芯片电连接到第一半导体芯片；以及第一散热部件，在第一和第二半导体芯片之间设置在第一半导体芯片的顶表面上且与第二半导体芯片的底表面分隔开。
- 集成电路的标准单元布局结构及其形成方法-201611074881.7
- 范妮婉;曾祥仁;黄正仪;袁立本;卢麒友;杨荣展;江庭玮 - 台湾积体电路制造股份有限公司
- 2016-11-29 - 2019-10-25 - H01L23/535
- 在一些实施例中，本公开涉及一种在BEOL互连层和中段制程(MEOL)结构之间具有平行导电路径的集成电路(IC)，这些导电路径被配置为减小寄生电阻和/或电容。IC包括布置在衬底内并且由沟道区隔开的源极/漏极区。栅极结构布置在沟道区上方，并且MEOL结构布置在源极/漏极区的一个的上方。导电结构布置在MEOL结构上方并且与MEOL结构电接触。第一导电接触件布置在MEOL结构和上覆的BEOL互连线(例如，电源轨)之间。第二导电接触件被配置为沿着延伸穿过导电结构的导电路径来电连接BEOL互连线和MEOL结构，从而在BEOL互连层和MEOL结构之间形成平行的导电路径。本公开的实施例还涉及一种形成集成电路的方法。
- 半导体装置-201810847573.6
- 下川一生;内田雅之;东条启;田边成俊;伊藤宜司 - 东芝存储器株式会社
- 2018-07-27 - 2019-09-27 - H01L23/535
- 实施方式提供一种能够兼顾整体的薄化与线接合性的提高的半导体装置。在实施方式的半导体装置中，多个第1半导体芯片各自具有：第1端部，越靠下段的第1半导体芯片比上段的第1半导体芯片更朝第1方向突出而形成；以及第1电极垫，设置在第1端部，且接合着第1金属线。多个第2半导体芯片各自具有：第2端部，越靠下段的第2半导体芯片比上段的第2半导体芯片更朝第2方向突出；以及第2电极垫，设置在第2端部，且接合着第2金属线。第3半导体芯片具有：第1部分，重叠在第1芯片群之上；第2部分，比第1芯片群及第2芯片群更朝第2方向突出，且比第1部分厚；以及第3电极垫，设置在第2部分，且接合着第3金属线。
- 一种快恢复二极管模块-201611214675.1
- 周文定 - 成都赛力康电气有限公司
- 2014-11-05 - 2019-07-30 - H01L23/535
- 本发明提供一种快恢复二极管模块，包括外壳及与其配合构成腔体的底板，腔体内设有至少一快恢复二极管结构组，快恢复二极管结构组包括至少三个快恢复二极管芯片、绝缘基板、第一电极和第二电极，至少三个快恢复二极管芯片、绝缘基板和第一电极均设于底板上，第二电极设于绝缘基板上，至少三个快恢复二极管芯片相同的第一极与第一电极相连，至少三个快恢复二极管芯片相同的第二极与第二电极相连，至少三个快恢复二极管芯片的任一个芯片的中心与其它各快恢复二极管的芯片中心的距离之和相等；所述各快恢复二极管芯片中心之间的连线构成以第二电极中心为中心的长方形。
- 多元件封装体及其制备方法-201510611270.0
- 管式凡;罗翊仁 - 美光科技公司
- 2015-09-23 - 2019-07-19 - H01L23/535
- 本发明公开了一种多元件封装体及其制造方法，该多元件封装体包含基板、至少两个元件区域、第一重布局层、外部晶片、多个第一连接件与导电接触。此两个元件区域是自基板形成，且基板具有相对的第一表面与第二表面。第一重布局层设置于第一表面上并电性连接至此两个元件区域，而外部晶片设置于第一重布局层上。此些第一连接件设置于第一重布局层与外部晶片之间，以连接第一重布局层与外部晶片。导电接触则自基板的第二表面朝第一表面延伸以电性连接元件区域。借此，本发明的多元件封装体及其制造方法，多元件封装体中的基板与元件区域之间不具有任何界面使元件区域能直接集成，降低元件区域断线或损坏的风险。
- 电阻元件-201811294155.5
- 齐藤俊 - 富士电机株式会社
- 2018-11-01 - 2019-06-21 - H01L23/535
- 提供一种能够增大有效的触点面积、从而能够抑制每个触点的电流成分的不均匀的电阻元件。具备：矩形形状的电阻层，其定义出电阻长度方向以及与电阻长度方向正交的电阻宽度方向；配置在电阻层的沿着电阻长度方向定义的一端侧的第一外侧触点和第一内侧触点；以及配置在电阻层的沿着电阻长度方向定义的另一端侧的第二外侧触点和第二内侧触点，其中在电阻长度方向上的对比中，第一内侧触点的配置位置与第二内侧触点的配置位置错开，第一内侧触点与第二外侧触点相向，第二内侧触点与第一外侧触点相向。
- 一种基于桥联芯片的高密度互联封装结构-201811454650.8
- 王波;明雪飞;高娜燕 - 中国电子科技集团公司第五十八研究所
- 2018-11-30 - 2019-04-26 - H01L23/535
- 本发明公开一种基于桥联芯片的高密度互联封装结构，属于集成电路封装技术领域。所述基于桥联芯片的高密度互联封装结构包括本体，所述本体中有桥联芯片和通孔结构，所述桥联芯片和所述通孔结构通过树脂填充材料构成所述本体，并且所述桥联芯片和所述通孔结构的功能区暴露在外；所述本体的上表面制作有再布线层，上表面的再布线层通过凸点与功能芯片互联。
- 半导体互连结构-201821445690.1
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-09-05 - 2019-04-05 - H01L23/535
- 本实用新型提供一种半导体互连结构，包括：基底；介电层，位于基底的上表面，介电层内形成有接触孔；第一金属层，形成于接触孔的底部及侧壁上，第一金属层包括成核层；第二金属层，形成于第一金属层上，以填满接触孔，第二金属层包括种子层，第二金属层的电阻率小于第一金属层的电阻率。本实用新型通过先于接触孔内低温形成第一金属层后再形成第二金属层，可以避免在接触孔内填充的金属层内部形成孔洞，从而可以有效降低填充的整体金属层的电阻值；第二金属层的电阻率小于第一金属层的电阻率，可以进一步降低填充的整体金属层的电阻值。
- 半导体器件-201821487420.7
- 王婷;何丹丹;任兴润;刘洋 - 长鑫存储技术有限公司
- 2018-09-11 - 2019-04-05 - H01L23/535
- 提供一种半导体器件，包括至少一个互连结构，所述互连结构包括基底；第一绝缘介电层，形成于所述基底上，包括导电接触；第二绝缘介电层，形成于所述第一绝缘介电层上，且具有沟槽，所述沟槽底部露出所述导电接触接触；钌扩散阻挡层，形成于所述沟槽内表面；及铜，填满所述沟槽。本实用新型通过设置钌扩散阻挡层，可以无需铜种子层即可直接电镀铜形成互连，因此可以形成更薄的扩散阻挡层，并简化制程工艺，可以获得的Cu互连平整、均匀、无空洞。
- 一种多管芯封装体-201811145621.3
- 王钊 - 南京中感微电子有限公司
- 2018-09-29 - 2019-03-12 - H01L23/535
- 本发明提供一种多管芯封装体，其包括：预封装体，所述预封装体包括引线框架和放置于所述引线框架上的多个管芯，每个管芯的上表面均设置有多个金属触点；形成于所述预封装体的上表面的金属连线图形，所述金属连接图形包括多条金属连线，通过所述金属连线连接不同管芯的金属触点，以实现管芯之间的互连。本发明在放置于引线框架上的多个管芯的上表面形成金属层连接图形，以实现多管芯之间的电连接，从而提高多管芯封装体的芯片性能。
- 一种具有防串扰功能的芯片结构-201821183160.4
- 钟新星 - 广州比逊电子科技有限公司
- 2018-07-24 - 2019-01-29 - H01L23/535
- 本实用新型公开了一种具有防串扰功能的芯片结构，包括衬底，所述衬底上设有深埋层，所述深埋层采用可与所述衬底形成隔离的材料；电路模块焊接在所述深埋层上，每个电路模块的四周设有隔离墙，所述隔离墙与所述深埋层抵接，所述隔离墙所采用的材料与所述深埋层的一致，所述隔离墙上设有接触孔以使所述隔离墙和所述深埋层均可形成有效电气连接。本实用新型能提高芯片内不同电路之间的隔离度，提高整体芯片的电路性能。
- 具有插塞的半导体器件及其形成方法-201710537017.4
- 周飞 - 中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
- 2017-07-04 - 2019-01-15 - H01L23/535
- 一种具有插塞的半导体器件及其形成方法，该器件包括：半导体衬底，半导体衬底内形成有待电连接元件；位于半导体衬底上的介电层，介电层内形成有露出待电连接元件的通孔；位于通孔内的导电层，覆盖通孔的侧壁以及待电连接元件，并形成有凹槽，导电层的上表面低于通孔的开口；填充通孔并覆盖导电层的金属层。通过在通孔的下端形成具有凹槽的导电层，使得通孔的上端侧壁以及导电层的表面围成上宽下窄的孔，因而提高了金属层填充通孔的能力，使得插塞不易形成空洞、缝隙等缺陷。这样一来，不仅避免了插塞阻值过高的问题，而且避免了用于形成插塞的化学机械研磨工艺中的研磨液残留在插塞的空洞、缝隙内腐蚀插塞，从而影响半导体器件可靠性的问题。
- 半导体元件及其制作方法-201711240604.3
- 陈伟铭;俞笃豪;丁国强;侯上勇;吴集锡 - 台湾积体电路制造股份有限公司
- 2017-11-30 - 2018-12-28 - H01L23/535
- 本发明实施例涉及半导体元件及其制作方法。本发明实施例涉及一种半导体装置，其包括第一电子组件、第二电子组件及多个互连结构。所述第一电子组件具有第一表面。所述第二电子组件在所述第一电子组件上方，且所述第二电子组件具有面对所述第一电子组件的所述第一表面的第二表面。所述互连结构在所述第一电子组件与所述第二电子组件之间且电连接到所述第一电子组件及所述第二电子组件，其中所述互连结构中的每一者具有沿着大体上平行于所述第一表面及所述第二表面的第一方向的长度、沿着大体上平行于所述第一表面及所述第二表面且大体上垂直于所述第一方向的第二方向的宽度，且所述互连结构中的至少一者的所述长度大于所述宽度。
- 一种增强应力迁移可靠性的互连线结构-201810654881.7
- 单法宪;吴启熙 - 武汉新芯集成电路制造有限公司
- 2018-06-22 - 2018-11-20 - H01L23/535
- 本发明提供一种增强应力迁移可靠性的互连线结构，属于集成电路技术领域，包括：相互之间电性连接的金属一和金属二，所述金属一的宽度大于所述金属二的宽度；所述金属一内设置多个凹槽。本发明的有益效果：由于存在凹槽，互连线结构内总的空位含量会相对降低；凹槽附近存在较大张应力梯度，金属一内的大量空位会聚集在凹槽附近，尤其是在凹槽密集区；减小了金属一与金属二的接触界面及接触界面附近的张应力梯度，减小了导通通孔与金属一的接触界面及接触界面附近的张应力梯度，降低了空位向关键位置的迁移速度；因此，本发明减少了可向关键位置迁移的空位量并降低了空位的迁移速度，从而提高应力迁移可靠性。
- 一种降低应力迁移的金属互连结构-201820572220.5
- 姚斌;陈雷刚 - 上海华力集成电路制造有限公司
- 2018-04-20 - 2018-10-30 - H01L23/535
- 一种降低应力迁移的金属互连结构，其属于半导体领域的技术，包括：相邻设置的下金属层和上金属层，所述下金属层和所述上金属层之间设有介质层；连接通孔，所述连接通孔设置于所述介质层，所述连接通孔上端与所述上金属层相连，所述连接通孔的下端通过一呈条形的窄金属层与所述下金属层相连；多个伪通孔，所述伪通孔为设置于所述介质层中的盲孔，所述伪通孔的开口与所述下金属层相接。该技术方案的有益效果是：本实用新型能够通过沟槽阻碍空位扩散，并且通过伪通孔对应金属层中的应力梯度进行分散，能够有效的阻碍下金属层和窄金属层处的空位聚集并降低该处的应力，从而能够降低应力迁移。
- 半导体装置及其制造方法-201710508310.8
- 韩意书;李泰勇;柳智妍 - 艾马克科技公司
- 2017-06-28 - 2018-10-09 - H01L23/535
- 半导体装置及其制造方法。一种半导体装置，包括：第一信号分布结构，具有信号分布结构顶侧、信号分布结构底侧和多个信号分布结构横向侧，其中所述第一信号分布结构包括第一介电层和第一导电层；第一电子组件，耦合到所述信号分布结构顶侧；第一囊封材料，覆盖所述信号分布结构顶侧的至少一部分和所述第一电子组件的至少一部分；半导体晶粒，耦合到所述信号分布结构底侧并且位于所述第一电子组件正下方；多个导电柱，耦合到所述信号分布结构底侧并且在所述半导体晶粒周围横向地定位；以及第二囊封材料，覆盖所述信号分布结构底侧的至少一部分、所述半导体晶粒的至少一部分以及所述导电柱的至少一部分。
- 一种交错式布线结构的功率模块-201721532284.4
- 李丽芳 - 李丽芳
- 2017-11-16 - 2018-10-02 - H01L23/535
- 本实用新型涉及一种交错式布线结构的功率模块，包括基板和设于基本上的金属线，所述的金属线包括第一金属线、第二金属线和第三金属线，第一金属线由四个键合点组成，第二金属线由四个键合点组成，第三金属线由四个键合点组成，键合时，先键合第一金属线，再键合第二金属线，后键合第三金属线，所述的第一金属线、第二金属线和第三金属线在水平方向上相互交错，相互交错时的第一金属线、第二金属线和第三金属线的弧度依次增高。本实用新型键合点按一定的方式排列，键合时按照一定的次序键合，达到节约空间同时不损伤线弧的作用，提高单位面积利用率以及引线抗震动能力。
- 瞬态电压抑制器-201610304945.1
- 周源;唐晓琦;巨长胜 - 北京燕东微电子有限公司
- 2016-05-10 - 2018-09-18 - H01L23/535
- 公开了瞬态电压抑制器。所述瞬态电压抑制器包括半导体衬底；位于所述半导体衬底中的第一掺杂区；位于所述半导体衬底上的外延层；从所述外延层表面延伸到所述半导体衬底的导电通道；位于所述外延层中的第二掺杂区；以及位于所述第二掺杂区中的第三掺杂区。所述瞬态电压抑制器包括穿通二极管，所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区分别作为所述穿通二极管的集电区、基区和发射区,所述导电通道与所述半导体衬底接触，且与所述第一掺杂区和所述外延层中的至少一个接触，所述第二掺杂区位于所述第一掺杂区上方且与所述导电通道分隔开。该瞬态电压抑制器采用穿通二极管降低工作电压，从而提高大功率下的静电释放能力。
- 一种带有SRAM的驱动IC金属层结构-201721715059.4
- 何健;高金广;李弘历 - 新相微电子（上海）有限公司
- 2017-12-11 - 2018-07-03 - H01L23/535
- 本实用新型提供了一种带有SRAM的驱动IC金属层结构，包括：第一导电层；第二导电层，与所述第一导电层间隔开，所述第二导电层形成在所述第一导电层上方；第三导电层，与所述第二导电层间隔开，所述第三导电层形成在所述第二导电层上方；所述第一导电层和所述第二导电层之间以及所述第二导电层和所述第三导电层之间均形成信号通道。本实用新型能够在不改变金属层面积的情况下，减少金属层的层数，延长互联线的长度，降低器件复杂性，有效提升集成电路性能，降低成本。
- 一种连接器件及有机发光装置-201510154110.8
- 刘中杰;周革革;陈玲艳 - 深圳市华星光电技术有限公司
- 2015-04-02 - 2018-06-08 - H01L23/535
- 本发明公开一种连接器件包括基板、连接极、第一至第三对电极，连接极、第一至第三对电极均铺设于基板上，第一至第三对电极均包括正极及负极，所有正极均通过连接极电连接，所有负极通过连接极电连接，第一至第三对电极的正极分别用于连接电源、第一及第二有机发光元件的正极，第一至第三对电极的负极分别用于连接电源、第一及第二有机发光元件的负极，从而使得电源同时分别对第一及第二有机发光元件供电。本发明在满足业界对发光装置亮度的需求的同时又不会增加额外的功耗。本发明还提供一种有机发光装置。
- 具有衬底和导电柱的装置-201710979390.5
- 张超发;蔡国耀;李瑞家;黄志洋;V·索洛姆科 - 英飞凌科技股份有限公司
- 2017-10-19 - 2018-04-27 - H01L23/535
- 一种装置包括衬底，所述衬底包括导电结构并且具有与第二表面相反的第一表面。导电柱构建在所述导电结构中的至少一个之上并且与该至少一个电耦合。集成电路设置在所述第一表面之上并且电耦合到所述导电结构。模制化合物形成在所述衬底的所述第一表面之上。
- 一种多功能铝和氧化铝结构及其制备方法-201711131411.4
- 薛维平 - 上海芯石微电子有限公司
- 2017-11-15 - 2018-03-23 - H01L23/535
- 本发明适用于铝金属引线的半导体器件，常规器件制造工艺需要3步光刻才能完成引线孔、金属布线及钝化，此发明利用光刻、注入技术对铝金属层做局部氧化，只用1步光刻，就能完成常规工艺需要3步光刻才能完成的引线孔、金属布线及钝化，大幅度降低半导体器件生产成本，提高成品率，且氧化铝材料致密，化学稳定性极好，提高了器件可靠性。
- 一种交错式布线结构的功率模块及其布线方法-201711137433.1
- 李丽芳 - 李丽芳
- 2017-11-16 - 2018-03-20 - H01L23/535
- 本发明涉及一种交错式布线结构的功率模块及其布线方法，包括基板和设于基本上的金属线，所述的金属线包括第一金属线、第二金属线和第三金属线，第一金属线由四个键合点组成，第二金属线由四个键合点组成，第三金属线由四个键合点组成，键合时，先键合第一金属线，再键合第二金属线，后键合第三金属线，所述的第一金属线、第二金属线和第三金属线在水平方向上相互交错，相互交错时的第一金属线、第二金属线和第三金属线的弧度依次增高。本发明键合点按一定的方式排列，键合时按照一定的次序键合，达到节约空间同时不损伤线弧的作用，提高单位面积利用率以及引线抗震动能力。
- 半导体器件-201720758267.6
- 矢岛明;山田义明 - 瑞萨电子株式会社
- 2017-06-27 - 2018-03-02 - H01L23/535
- 本实用新型涉及半导体器件，能够提高半导体器件的可靠性。半导体器件具有半导体衬底(1)；导体层(RM)，形成在半导体衬底(1)上、且具有上表面及下表面；导体柱(CP)，在导体层(RM)的上表面上形成，且具有上表面、下表面及侧壁；保护膜(16)，覆盖导体层(RM)的上表面，且具有露出导体柱(CP)上表面及侧壁的开口(16a)；及覆盖导体柱(CP)的侧壁的保护膜(SW)。而且，在俯视中，保护膜(16)的开口(16a)大于导体柱(CP)的上表面，并露出导体柱(CP)的上表面的整个区域。
- 直通硅晶穿孔及其制作工艺-201310201230.X
- 郭建利;陈春宏;林明哲;林永昌 - 联华电子股份有限公司
- 2013-05-27 - 2018-01-23 - H01L23/535
- 本发明公开一种直通硅晶穿孔及其制作工艺，该直通硅晶穿孔包含一基底以及一导电插塞。基底具有一孔洞，位于一面中。导电插塞设置于孔洞中，且导电插塞具有一上半部突出于此面，其中上半部具有一顶部以及一底部，且顶部较底部细。另外，本发明又提供一种形成前述直通硅晶穿孔的制作工艺。首先，提供一基底，具有一面。接着，自基底的此面形成一孔洞。接续，形成一第一导电材料覆盖孔洞以及面。续之，形成一图案化光致抗蚀剂覆盖面并暴露出孔洞。继之，形成一第二导电材料于暴露出的第一导电材料上。而后，移除图案化光致抗蚀剂。其后，移除位于面上的第一导电材料以形成一导电插塞于孔洞中。
- 半导体器件及其制造方法-201710502805.X
- 矢岛明;山田义明 - 瑞萨电子株式会社
- 2017-06-27 - 2018-01-05 - H01L23/535
- 本发明涉及半导体器件及其制造方法，能够提高半导体器件的可靠性。半导体器件具有半导体衬底(1)；导体层(RM)，形成在半导体衬底(1)上、且具有上表面及下表面；导体柱(CP)，在导体层(RM)的上表面上形成，且具有上表面、下表面及侧壁；保护膜(16)，覆盖导体层(RM)的上表面，且具有露出导体柱(CP)上表面及侧壁的开口(16a)；及覆盖导体柱(CP)的侧壁的保护膜(SW)。而且，在俯视中，保护膜(16)的开口(16a)大于导体柱(CP)的上表面，并露出导体柱(CP)的上表面的整个区域。
- 一种转接板及其制作方法、封装结构-201410666123.9
- 蔡坚;魏体伟;王璐;王谦;刘子玉 - 清华大学
- 2014-11-19 - 2017-12-01 - H01L23/535
- 本发明公开了一种转接板及其制作方法、封装结构。该转接板包括板体，具有相对的第一表面和第二表面，并在所述第一表面和所述第二表面之间形成有贯穿该板体的孔洞；绝缘体，填充在所述孔洞中，所述绝缘体中形成有多个贯穿所述板体的通孔；导电体，填充在所述多个通孔中；以及第一布线结构和第二布线结构，分别布置在所述板体的所述第一表面和所述第二表面上，并与所述导电体电连接。本发明提供的转接板一方面通过填充的绝缘体克服了玻璃通孔的热应力问题和硅通孔的电学性能问题，另一方面提高了转接板整体的集成密度。因此，本发明的转接板同时具有高可靠性和高集成密度的特点。
- 晶圆级芯片封装结构-201720278291.X
- 蒋舟;李扬渊 - 苏州迈瑞微电子有限公司
- 2017-03-21 - 2017-11-17 - H01L23/535
- 本实用新型涉及晶圆级芯片封装结构，包括芯片单元，其具有相对设置的第一表面和第二表面，所述第一表面布置至少一个用于电联接的焊窗；所述第二表面设置与焊窗连接的TSV结构，所述TSV结构包括贯穿第一表面和第二表面的通孔和在第二表面设置的开槽，开槽的边界距离第二表面的边缘大于10um。相对现有技术获得的进步是提高了芯片的结构强度。
- 晶圆级芯片封装结构及封装方法-201710171067.5
- 蒋舟;李扬渊 - 苏州迈瑞微电子有限公司
- 2017-03-21 - 2017-08-18 - H01L23/535
- 本发明涉及晶圆级芯片封装结构及制造方法，包括芯片单元，其具有相对设置的第一表面和第二表面，所述第一表面布置至少一个用于电联接的焊窗；所述第二表面设置与焊窗连接的TSV结构，所述TSV结构包括贯穿第一表面和第二表面的通孔和在第二表面设置的开槽，开槽的边界距离第二表面的边缘大于10um。相对现有技术获得的进步是提高了芯片的结构强度。
- 用于嵌入式互连桥封装的直接外部互连-201410091518.0
- M.J.芒努沙罗;D.马利克 - 英特尔公司
- 2014-03-13 - 2017-08-15 - H01L23/535
- 本公开涉及用于嵌入式互连桥封装的直接外部互连。描述一种可用于嵌入式互连桥封装的外部直接连接。在一个示例中，封装具有衬底、具有第一桥互连区的第一半导体晶片以及具有第二桥互连区的第二半导体晶片。该封装具有嵌入衬底中的桥，该桥具有连接到第一桥互连区的第一接触区和连接到第二桥互连区的第二接触区；以及外部连接轨，在互连桥与第一和第二半导体晶片之间延伸，以提供到第一和第二桥互连区的外部连接。
- 专利分类
