[发明专利]硅基低漏电流四悬臂梁可动栅MOS管的RS触发器有效
| 申请号： | 201510380043.1 | 申请日： | 2015-07-01 |
| 公开（公告）号： | CN104935300B | 公开（公告）日： | 2017-08-04 |
| 发明（设计）人： | 廖小平;王小虎 | 申请（专利权）人： | 东南大学 |
| 主分类号： | H03K3/012 | 分类号： | H03K3/012;H03K3/02 |
| 代理公司： | 南京瑞弘专利商标事务所(普通合伙)32249 | 代理人： | 杨晓玲 |
| 地址： | 211189 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的硅基低漏电流四悬臂梁可动栅MOS管的RS触发器由一个四悬臂梁可动栅NMOS管和两个电阻构成，该四悬臂梁可动栅NMOS管由源极，漏极，栅极组成，形成漏极‑源极‑漏极的结构，在源极和两个漏极之间分别有两个悬臂梁栅，源极左侧的两个悬臂梁栅的悬浮端之间留有一缝隙，两个悬浮端紧密相连的悬臂梁栅的位置关于该MOS管漏‑源‑漏方向对称，同样地，源极右侧的两个悬臂梁栅也是如此。在该触发器的源极左侧和右侧各有一个悬臂梁栅作为该RS触发器的输入端R和S，输出端在源极右侧的漏极和电阻之间输出，当该RS触发器工作时，当NMOS管处于关断时其悬臂梁栅就处于悬浮态，降低了栅极漏电流，从而降低了电路的功耗。 | ||
| 搜索关键词： | 硅基低 漏电 悬臂梁 可动栅 mos rs 触发器 | ||
【主权项】：
一种硅基低漏电流四悬臂梁可动栅NMOS管的RS触发器，其特征是该RS触发器由一个四悬臂梁可动栅NMOS管(1)、两个电阻(2)和电源组成，该硅基低漏电流四悬臂梁可动栅NMOS管(1)制作在P型Si衬底(3)上，该四悬臂梁可动栅NMOS管(1)含有源极，漏极，栅极，形成漏极‑源极‑漏极的结构，在源极(10)和两个漏极(11)之间分别有两个用Al制作的悬臂梁栅(6)，悬臂梁栅(6)不是附在氧化层上，而是依靠锚区(7)的支撑悬浮在二氧化硅层(5)的上方，悬臂梁栅(6)的下拉电压设计得与该NMOS管的阈值电压相等，只有当四悬臂梁可动栅NMOS管(1)的悬臂梁栅(6)上所加的电压大于NMOS管的阈值电压时，其悬臂梁栅(6)才能下拉并接触二氧化硅层(5)从而使悬臂梁栅NMOS管导通，当所加电压小于NMOS管的阈值电压时悬臂梁栅就不能下拉，在该RS触发器工作时，当四悬臂梁可动栅NMOS管(1)处于关断时其悬臂梁栅(6)就处于悬浮态，降低了栅极漏电流，从而降低了电路的功耗，源极(10)左侧两个悬臂梁栅(6)的悬浮端之间留有一缝隙以保证两个悬臂梁栅(6)下拉时互不干扰,两个悬臂梁栅(6)的位置关于该NMOS管漏‑源‑漏方向对称，同样地，源极(10)右侧的两个悬臂梁栅(6)也是如此；该四悬臂梁可动栅NMOS管(1)的悬臂梁栅(6)的锚区(7)用多晶硅制作在二氧化硅层(5)上，悬臂梁栅(6)下方设计有下拉电极板(8)，下拉电极板(8)接地，下拉电极板(8)在悬臂梁栅(6)下的部分被二氧化硅层(5)覆盖，该四悬臂梁可动栅NMOS管(1)的N+有源区源极(10)接地，四悬臂梁可动栅NMOS管(1)的两个漏极(11)分别通过电阻(2)与电源VCC相连，源极(10)和漏极(11)分别通过通孔(9)与引线(4)连接，引线(4)用Al制作；在该RS触发器的源极(10)左侧和右侧各有一个悬臂梁栅(6)作为该RS触发器的输入端S和R，源极(10)左侧另外的一个悬臂梁栅(6)通过引线(4)与右侧的漏极(11)相连，同样地，源极右侧另外一个悬臂梁栅(6)通过引线与左侧的漏极(11)相连，形成对称的结构，输出端Q在源极右侧的漏极(11)和电阻(2)之间输出，输出端在源极左侧的漏极(11)和电阻(2)之间输出，为了保证当该NMOS管导通时由电阻分压得出输出为低电平，电阻(2)的阻值远大于该NMOS管导通的阻抗。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510380043.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 包括AND-NOR或OR-NAND门和反馈路径的用于锁存数据的装置和方法-201880019024.8
- 晶昌镐;D·扬;允思相 - 高通股份有限公司
- 2018-03-05 - 2019-11-08 - H03K3/012
- 一种锁存电路(200)包括AND‑NOR门(210)、NAND门(230)和NOR门(220)。AND‑NOR门包括被配置为接收输入数据(DIN)的第一AND输入和耦合到NAND门的输出(A)的第二AND输入。AND‑NOR门包括耦合到NOR门的输出(B)的NOR输入和被配置为生成输出数据(Dout)的输出。NAND门包括耦合到AND‑NOR门的输出的第一输入和被配置为接收时钟信号(CLK)的第二输入。NOR门包括耦合到AND‑NOR门的输出的第一输入和被配置为接收互补时钟信号(CLK/)的第二输入。在前半个时钟周期期间，AND‑NOR门将数据从输入传递到输出。在后半个时钟周期期间，AND‑NOR门和NOR门的反馈配置锁存数据。
- 一种基于FinFET晶体管的钟控D触发器-201810109460.6
- 胡建平;朱昊天;柯声伟 - 宁波大学
- 2018-02-05 - 2019-10-25 - H03K3/012
- 本发明公开了一种基于FinFET晶体管的钟控D触发器，包括主锁存器和从锁存器，钟控D触发器还包括时钟控制电路，时钟控制电路包括第一反相器和第二反相器，主锁存器包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管和第三反相器，从锁存器包括第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管和第四反相器，第五FinFET管和第六FinFET管均为P型FinFET管；优点是由此在不影响电路性能的情况下，电路面积、功耗和功耗延时积均较小。
- 一种脉冲发生电路的调节方法及其电路-201910636308.8
- 聂东梅;康存社;杨小华;李翊民;赵兴发 - 中航（深圳）航电科技发展有限公司
- 2019-07-15 - 2019-10-22 - H03K3/012
- 本发明公开了一种脉冲发生电路的调节方法及其电路，本发明通过数字可调电阻U1和电容C1组成RC充放电路，并配合软件编程SPI数字接口，输入控制命令来调节数字电阻的阻值，以此来调节本电路的输出频率PWM_OUT；通过三极管TR1配合反向器U1A实现周期脉冲输出PWM_OUT的开断，减少电路功耗，并通过分立元器件搭建振荡电路，降低了成本。
- 一种振荡装置-201910572228.0
- 陶霞菲 - 杭州展虹科技有限公司
- 2019-06-28 - 2019-10-15 - H03K3/012
- 本发明公开了一种振荡装置。一种振荡装置包括第一电阻、第一NMOS管、第二电阻、第一电容、第三电阻、第二NMOS管、第四电阻、第五电阻和第三NMOS管。利用本发明提供的振荡装置可以使得振荡信号更稳定。
- 免保持动态D触发器、数据处理单元、芯片、算力板及计算设备-201910573376.4
- 刘杰尧;张楠赓;马晟厚;吴敬杰 - 北京嘉楠捷思信息技术有限公司
- 2019-06-27 - 2019-10-08 - H03K3/012
- 本发明提供一种免保持动态D触发器、数据处理单元、芯片、算力板及计算设备。免保持动态D触发器包括输入端、输出端以及时钟信号端；输入驱动单元，用于反相传输所述输入端的数据；第一锁存单元，用于在时钟信号控制下锁存经所述输入驱动单元反相的所述数据；第二锁存单元，用于锁存所述输出端的数据并在时钟信号控制下将所述第一锁存单元锁存的所述数据反相传输；输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；其中，所述第一锁存单元、所述第二锁存单元在时钟信号控制下通过单一元件实现高电平、低电平和高阻三种状态的输出。可以简化后端布局布线流程，降低设计难度，提高性能，增加实用性。
- 一种振荡电路-201910721448.5
- 齐盛 - 杭州展虹科技有限公司
- 2019-08-06 - 2019-10-08 - H03K3/012
- 本发明公开了一种振荡电路。一种振荡电路包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管。利用本发明提供的振荡电路可以输出稳定性高的的振荡频率。
- 一种支持多频率输出的精准振荡器电路-201910518923.9
- 胡建国;王德明;周明;吴劲 - 杰创智能科技股份有限公司;广州智慧城市发展研究院;广州中大微电子有限公司
- 2019-06-16 - 2019-10-01 - H03K3/012
- 本发明公开了一种支持多频率输出的精准振荡器电路，涉及集成IC集成电路领域。该电路包括由奇数个反相器构成的环形振荡器电路，各相器的输出端均连接有一个电容，各反相器的源极分别接入有使该环形振荡器电路的每级延迟时间为一个固定时间单位的基准电流Iref，基准电流Iref由带隙基准电流源电路输出，带隙基准电流源电路包括依次连接的电流源启动电路、一级运算放大器、基准电压与绝对温度成正比的电流产生器以及双电压域基准电流源转化电路，双电压域基准电流源转化电路完成基准电流工作在不同电压域的转换。本发明采用带隙基准电流源电路产生基准电流Iref，并通过电流镜镜像，实现了对环形振荡器电路中的各级反相器的振荡频率的精准控制。
- 一种长脉冲调制器的实现电路-201821840461.X
- 杨景红;李网生;何秀华;刘超;窦好刚;杨明 - 中国电子科技集团公司第十四研究所
- 2018-11-08 - 2019-08-16 - H03K3/012
- 本实用新型公开了一种长脉冲调制器的实现电路。储能电容存储直流能量；限流电阻在高压电源为储能电容充电时提供低阻抗通路，在储能电容放电时起隔离作用；主调制开关闭合时，储能电容经主调制开关、调整开关对负载进行放电；调整开关串联在放电回路中，根据负载上的电压实时增加或减小自身的阻值，从而使负载上的脉冲电压幅度保持恒定；定时信号分别为主调制开关和基准电路提供开启和关断信号；基准电路为反馈网络提供基准电平信号；采样电路采样负载两端的电压，处理后送给反馈网络；反馈网络为误差放大和补偿电路，根据基准电路和采样电路送来的电压信号，经误差放大和补偿后，送给功率放大器；功率放大器为调整开关提供合适的驱动信号。
- D触发器-201910263246.0
- 高唯欢;阳媛;胡晓明 - 上海华力微电子有限公司
- 2019-04-02 - 2019-06-28 - H03K3/012
- 本发明提供了一种D触发器，包括依次串接的第一反相器、第一传输门电路、主锁存器、传输反相电路和第三反相器，所述传输反相电路的输出端并接有从锁存器，所述第一反相器的输入端为D触发器的输入端，所述第三反相器的输出端为D触发器的输出端。本发明由于将传统的D触发器中的第三反相器和从锁存器的串接方案更改为并接方案，从而在有效时钟信号到来时，不经过从锁存器中的反相器的延时，而直接通过第三反相器，从而提高了数据传输的响应速度。
- 反相时钟产生电路和寄存器-201610672084.2
- 陈旗;钟建福;曾秋玲;夏禹 - 华为技术有限公司
- 2016-08-15 - 2019-06-11 - H03K3/012
- 一种反相时钟产生电路，其中：第一PMOS管和第二PMOS管的源极与电源相连，第一PMOS管和第二PMOS管的漏极与第三PMOS管的源极相连，第三PMOS管的漏极经第一延迟线电路与第三NMOS管的漏极相连；第三PMOS管的漏极与第二NMOS管的漏极相连，第二NMOS管的源极和第一NMOS管的漏极相连，第一NMOS管的源极和第三NMOS管的源极接地。第一PMOS管和第一NMOS管的栅极为SI信号的输入端，第二PMOS管和第二NMOS管的栅极为SE信号的输入端，第三PMOS管和第三NMOS管的栅极为时钟信号的输入端，第三PMOS管的漏极和第一延迟线电路的连接节点为反相时钟产生电路的输出端。
- 调制多段PLC脉冲的方法及装置-201811595165.2
- 邹骏宇;薛小平;李晨亮 - 无锡信捷电气股份有限公司
- 2018-12-25 - 2019-05-31 - H03K3/012
- 本发明实施例公开了一种调制多段PLC脉冲的方法及装置，其中，调制多段PLC脉冲的方法，利用PLC芯片内两个定时器通过内部级联或者外部桥连的方式，实现脉冲输出功能。其中，第一定时器具备脉冲输出功能，第二定时器具备脉冲计数功能。配置脉冲频率到第一定时器、配置脉冲个数到第二定时器，实现一段脉冲输出功能。预先配置N段脉冲频率和个数，通过响应控制指令，无缝跳转到指定的任意一段，实现调制N段脉冲的方式。利用该方式，完成多段脉冲的发送，使具有不同频率和脉冲个数的脉冲之间可以无缝衔接，从而有效的提高了工作效率，优化了生产工艺。
- 比较器及张弛振荡器-201610575662.0
- 樊骕研 - 珠海全志科技股份有限公司
- 2016-07-20 - 2019-05-24 - H03K3/012
- 本发明提供一种比较器及张弛振荡器，比较器包括比较器电路，比较器电路包括电流模比较器电路，电流模比较电路包括第一电流模比较电路和第二电流模比较电路，第一电流模比较电路与第二电流模比较电路均与比较器电路的第一输入端及第二输入端电连接；第一电流模比较电路包括两个N型MOS管，两个N型MOS管的栅极相互电连接，第二电流模比较电路包括两个P型MOS管，两个P型MOS管的栅极相互电连接。该振荡器包括该比较器。本发明的振荡器可实现降低生产成本、缩短开发周期、提升频率稳定性以及实现超低功耗。
- 一种具有自动反馈门控时钟的TSPC边沿触发器-201811390164.4
- 高武;葛兴;刘媛 - 西北工业大学
- 2018-11-21 - 2019-05-14 - H03K3/012
- 本发明涉及一种具有自动反馈门控时钟的TSPC边沿触发器，将自动反馈门控时钟电路集成在TSPC边沿触发器内部电路中，使用电路拓扑结构实现了异或逻辑，并使用传输门代替与门逻辑，形成了一种具有自动反馈门控时钟功能的低功耗TSPC边沿触发器。与标准的TSPC触发器相比，本发明的触发器动态功耗更低，且对时钟频率变化不敏感。在数字电路规模相同的情况下，使用本发明提出的TSPC边沿触发器与已有门控时钟单元技术相比，生成的数字集成电路版图面积更小，还可以减少后端设计复杂度。
- 一种低功耗D触发器-201821058189.X
- 占凡;吴为敬;吴建东;刘玉荣 - 华南理工大学
- 2018-07-05 - 2019-05-10 - H03K3/012
- 本实用新型公开了一种低功耗D触发器，该D触发器是由N型管构成的低功耗D触发器。D触发器由六个或非门组成，其中一个三输入或非门、五个二输入或非门。或非门采用的伪cmos结构，以提高输出电压的摆幅。通过反馈实现低功耗的功能，解决了由于全N型管设计所带来的高功耗问题。该D触发器由于只使用N型管，所以降低了工艺步骤的复杂度，有利于控制成本。
- 一种高精度低功耗时钟产生方法-201811548582.1
- 龚红旗;伍华军;高林;曾世尧;魏裕;任坤 - 成都前锋电子仪器有限责任公司
- 2018-12-18 - 2019-04-19 - H03K3/012
- 本发明公开了一种高精度低功耗时钟产生方法，包括以下步骤：S1、记高精度时钟频率为F1、低精度时钟频率为F2，定义相同的时间T；S2、利用高精度时钟定时时间T，产生的时钟个数为N1＝T/F1；S3、利用低精度时钟定时时间T，产生的时钟个数为N2＝T/F2；S4、利用N1＝T/F1，N2＝T/F2得到N1/F1＝N2/F2，从而计算出F2＝(N2*F1)/N1；S5、利用F2作为时钟频率，对低频率时钟电路进行定时。采用本发明的方法产生的时钟电路能够达到高精确和低功耗的目的，并且整个过程中无需添加外部器件，操作简单、应用方便、成本低，能够广泛应用于各种单片机上。
- 张弛振荡器及单片集成芯片-201610574332.X
- 樊骕研 - 珠海全志科技股份有限公司
- 2016-07-20 - 2019-04-09 - H03K3/012
- 本发明提供一种张弛振荡器及单片集成芯片，该振荡器的包括张弛振荡器电路，张弛振荡器电路包括阈值电压产生电路、电容充放电电路以及比较器电路，阈值电压产生电路向比较器电路的反相输入端输入阈值电压信号，电容充放电电路向比较器电路的同相输入端反相输入端输入电容电压信号。阈值电压产生电路包括第一电流源、第二电流源以及阈值电阻，第一电流源通过第一反相开关元件向阈值电阻施加电流，第二电流源通过第一同相开关元件向阈值电阻抽取电流；电容充放电电路包括第三电流源、第四电流源以及电容，第三电流源通过第二反相开关元件向电容施加电流，第四电流源通过第二同相开关元件向电容抽取电流。该单片集成芯片应用该张弛振荡器。
- 一种振荡器及其芯片-201811379106.1
- 荣家敬;黄穗彪;王静;张亮 - 珠海格力电器股份有限公司
- 2018-11-19 - 2019-04-05 - H03K3/012
- 本发明公开了一种振荡器及其芯片，包括充放电模块和控制模块，所述充放电模块包括电容、电流源、电阻、开关单元、所述电容第一端通过开关单元与电流源连接，电容第二端通接地，所述电阻第一端与电流源连接，电阻第二端接地，电阻第一端和第二端共同连接开关单元，所述控制模块包括比较器，所述比较器正向输入端与电容第一端连接，比较器反向输入端通过开关单元与电阻的第一端或第二端连接，通过比较器的比较结果控制开关单元对电容充放电形成振荡频率。本发明利用开关模块减少了比较器的使用，节省了电路设计复杂度和芯片面积，降低了成本。
- 触发器电路-201510352984.4
- 刘祈麟;谢尚志;鲁立忠;吴长余 - 台湾积体电路制造股份有限公司
- 2015-06-24 - 2019-03-22 - H03K3/012
- 一种触发器电路，包括第一锁存器、第二锁存器和触发级。第一锁存器被配置为基于第一锁存器输入信号和时钟信号设置第一锁存器输出信号。第二锁存器被配置为基于第二锁存器输入信号和时钟信号设置第二锁存器输出信号。触发级被配置为基于第一锁存器输出信号生成第二锁存器输入信号。触发级被配置为基于第一锁存器输出信号和第二锁存器输出信号使第二锁存器输入信号具有不同的电压摆幅。
- 免保持动态D触发器及应用其的数据运算单元、芯片、算力板和计算设备-201820987761.4
- 刘杰尧;张楠赓;吴敬杰;马晟厚 - 北京嘉楠捷思信息技术有限公司
- 2018-06-25 - 2019-03-15 - H03K3/012
- 本实用新型提供一种免保持动态D触发器及应用其的数据运算单元、芯片、算力板和计算设备。免保持动态D触发器包括一输入端、一输出端以及至一时钟信号端；一第一锁存单元；一第二锁存单元；一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；其中，所述第二锁存单元在时钟信号控制下通过单一元件实现高电平、低电平和高阻三种状态的输出；所述第一锁存单元采用延迟单元。可以简化后端布局布线流程，降低设计难度，提高性能，增加实用性。
- 正反馈动态D触发器及应用其的数据运算单元、芯片、算力板和计算设备-201820987811.9
- 刘杰尧;张楠赓;吴敬杰;马晟厚 - 北京嘉楠捷思信息技术有限公司
- 2018-06-25 - 2019-03-15 - H03K3/012
- 本实用新型提供一种正反馈动态D触发器及应用其的数据运算单元、芯片、算力板和计算设备。正反馈动态D触发器包括一输入端、一输出端以及至少一时钟信号端；一第一锁存单元；一第二锁存单元；一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；一正反馈单元，用于将输出端的数据反相并反馈至所述输出驱动单元；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；其中，所述第二锁存单元在时钟控制下通过单一元件实现高电平、低电平和高阻三种状态的输出。借此，本实用新型可以有效减小芯片面积，降低功耗、减小逻辑延时。
- 低漏电流动态D触发器及应用其的数据运算单元、芯片、算力板和计算设备-201820987813.8
- 刘杰尧;张楠赓;吴敬杰;马晟厚 - 北京嘉楠捷思信息技术有限公司
- 2018-06-25 - 2019-03-15 - H03K3/012
- 本实用新型提供一种低漏电流动态D触发器及应用其的数据运算单元、芯片、算力板和计算设备。低漏电流动态D触发器包括一输入端、一输出端以及至少一时钟信号端；一第一锁存单元；一第二锁存单元；一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；其中，所述第二锁存单元在时钟控制下通过单一元件实现高电平、低电平和高阻三种状态的输出；所述第二锁存单元采用低漏电型器件和/或所述输出驱动单元采用高阈值电压器件。借此，本实用新型可以有效减小芯片面积，降低功耗、减小逻辑延时。
- 动态D触发器及应用其的数据运算单元、芯片、算力板和计算设备-201820988339.0
- 刘杰尧;张楠赓;吴敬杰;马晟厚 - 北京嘉楠捷思信息技术有限公司
- 2018-06-25 - 2019-03-15 - H03K3/012
- 本实用新型提供一种动态D触发器及应用其的数据运算单元、芯片、算力板和计算设备。包括一输入端、一输出端以及至少一时钟信号端；一第一锁存单元，用于传输所述输入端的数据并在时钟信号控制下锁存所述数据；一第二锁存单元，用于锁存所述输出端的数据并在时钟信号控制下将所述第一锁存单元锁存的所述数据反相传输；一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；所述第二锁存单元在时钟信号控制下通过单一元件实现高电平、低电平和高阻三种状态的输出。借此，本实用新型可以有效减小芯片面积，降低功耗、减小逻辑延时。
- 具有单个预充电节点的触发器-201810889553.5
- S.阿加瓦尔;桑迪普.B.V.;S.S.加亚普拉卡什;A.戈什;P.K.拉纳 - 三星电子株式会社
- 2018-08-07 - 2019-03-01 - H03K3/012
- 本文中的各种示例实施例公开了一种触发器，该触发器包括：主锁存器，包括多个P型金属氧化物半导体(PMOS)和多个N型金属氧化物半导体(NMOS)中的至少一个。从锁存器包括多个PMOS和多个NMOS中的至少一个。反相时钟信号输入与主锁存器和从锁存器通信地连接。主锁存器包括单个预充电节点。单个预充电节点在触发器中建立数据俘获路径。数据经由预充电节点被存储在主锁存器和从锁存器中。
- 一种基于FinFET器件的时钟控制触发器-201610046658.5
- 胡建平;张绪强 - 宁波大学
- 2016-01-22 - 2019-01-08 - H03K3/012
- 本发明公开了一种基于FinFET器件的时钟控制触发器，包括第一反相器和第二反相器构成的时钟控制部分，第三反相器、第四反相器、第一FinFET管和第二FinFET管构成的主锁存器，第五反相器、第六反相器、第三FinFET管和第四FinFET管构成的从锁存器，主锁存器和从锁存器的工作状态均由时钟控制触发器的时钟信号输入端输入的时钟信号控制，在该时钟信号控制下主锁存器和从锁存器交替工作；优点是在不影响电路性能的情况下，电路面积、延时、功耗和功耗延时积均较小。
- 一种低功耗超高速数据采样装置-201810671802.3
- 唐枋 - 重庆湃芯入微科技有限公司
- 2018-06-26 - 2018-11-23 - H03K3/012
- 本发明公开了一种低功耗超高速数据采样装置，包括前端和RS锁存器；所述前端包括场效应管M1～M19。本发明较传统超高速数据采样器而言，采用了独特的架构实现了低功耗超高速采样，可支持10Gbps以上的超高速数据采样，并具有阈值电压可配置的灵活性，可用于判决反馈均衡器(DFE)中的采样器使用。
- 一种超低功耗振荡器-201610042262.3
- 方镜清 - 中山芯达电子科技有限公司
- 2016-01-21 - 2018-11-23 - H03K3/012
- 本发明提出一种超低功耗振荡器，其特征在于：包括起振电路；用于接收时钟信号而发起振荡，该起振电路具有第一端和第二端；偏置电路；用于产生对该起振电路的第二端的偏置电压，以降低振荡电路的振荡幅值；提压电路；用于振荡信号的输出提压；以及输出电路；该起振电路与提压电路之间具有多个相互交错连接的节点。本发明采用区别于传统方案的交错接线方式，对起振电路和提压电路进行同相控制，解决传统电子电路中存在的短路电流问题，避免元器件进行开关切换时的大短路电流，对降低电路功耗以及提升电路稳定性有着重要的作用；同时由于提压电路的存在，使得电路振荡幅值能够得到降低，从而进一步降低整体振荡器电路的功耗。
- 一种频率自适应时钟集成电路芯片-201820394653.6
- 梁宁;曹玉龙 - 康佳集团股份有限公司
- 2018-03-22 - 2018-11-20 - H03K3/012
- 本实用新型公开了一种频率自适应时钟集成电路芯片，包括芯片本体以及设置在所述芯片本体内部的电路，所述电路包括压控锁相环和斜波电压产生模块，所述压控锁相环连接所述接收端芯片和晶振，所述接收端芯片还连接所述斜波电压产生模块。本实用新型通过在芯片内部集成压控锁相环和斜波电压产生模块，能根据发送端芯片输出的不同频率的数据时钟输出不同的工作时钟信号，确保接收端芯片的参考时钟与发送端芯片输出的数据时钟的频率相同，从而进一步使得接收端芯片可以输出并行数据，实行数据的并串转换。
- 一种阈值电压可配置的数据采样器-201810676509.6
- 唐枋 - 重庆湃芯入微科技有限公司
- 2018-06-27 - 2018-11-16 - H03K3/012
- 本发明涉及集成电路技术领域，具体涉及一种阈值电压可配置的数据采样器，包括数据差分输入对管M1和M2，参考信号差分输入对管M5和M6，5个时钟控制开关M10，M11，M16，M17和M19，交叉耦合对M12‑M13，M14‑M15；本发明阈值电压可配置。在不考虑参考信号的影响，则流经P、Q两点的电流之差是由差分输入电压差Vin_p‑Vin_n决定，但是由于参考信号的影响，电流差实际是取决于(Vin_p‑Vin_n)+(Vref_p‑Vref_n)。换句话说，参考信号可以调节差分输入的比较阈值，实现了阈值电压可配置的特点。本发明电路中避免了直流通路，功耗消耗仅发生在电容充放电时刻，因此相比于其他同类产品具有低功耗的特点。
- 一种用于正负极性雷电冲击下过零时刻的快速触发电路-201810706491.X
- 李成榕;王磊;黄猛;吕玉珍;牛铭康;单秉亮;葛扬;邢照亮 - 华北电力大学
- 2018-07-02 - 2018-11-02 - H03K3/012
- 本发明公开了一种用于正负极性雷电冲击下过零时刻的快速触发电路，包括绝对值模块和比较器模块，所述绝对值模块包括比较器IC1、比较器IC2、变压器绕组CW1和变压器绕组CW2，所述比较器模块包括比较器IC3和比较器IC4，所述变压器绕组CW1的中心抽头通过电阻R1连接电阻R2和电阻R3，采用本设计电路后，触发时延可以降低到80ns，能够实现正、负雷电电压过零时刻的快速触发。
- 一种单路比较的振荡器和电源管理芯片-201610250942.4
- 杨智昌;左事君 - 深圳创维-RGB电子有限公司;深圳创维半导体设计中心有限公司
- 2016-04-21 - 2018-10-26 - H03K3/012
- 本发明公开了一种单路比较的振荡器及电源管理芯片，包括：充放电偏置模块、开关模块、储能模块和单路比较模块；所述单路比较模块将其内设的阈值电压与储能模块的电压进行比较，判断储能模块的电压达到预设条件时，根据当前储能模块的电压输出对应的电平，并根据所述电平控制开关模块内充放电通路的通断；充放电偏置模块根据充放电通路的通断状态对储能模块进行充放电；由于单路比较模块只有一路输入就能实现将输入的储能模块的电压与内设的阈值电压比较的功能，可替换现有的比较器，从而降低了整体电路的功耗，节省了芯片的版图面积。
- 专利分类
