[发明专利]并行访问方法及系统有效

专利信息
申请号: 201480022122.9 申请日: 2014-09-16
公开(公告)号: CN105637475B 公开(公告)日: 2019-08-20
发明(设计)人: 何贵洲 申请(专利权)人: 华为技术有限公司
主分类号: G06F9/06 分类号: G06F9/06
代理公司: 北京同立钧成知识产权代理有限公司 11205 代理人: 马爽
地址: 518129 广东*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明实施例提供一种并行访问方法及系统,适用于多部件并发处理场景,该系统包括:对于多部件中的每一部件,用于通过其对应的访问接口执行对高速模块的写访问操作,部件与访问接口是一一对应的,多个访问接口间并行设置,高速模块为多部件的共享资源;调度组件,用于根据预设的调度方式,将各访问接口所接收的写访问操作调度给高速模块处理。本发明实施例通过并行设置多个访问接口,使访问接口与部件之间一一对应,部件将写访问操作通知给其对应的访问接口后即可执行其他操作,从而无需等待,提升了多核处理器的核资源利用率;有效避免了多部件因抢锁导致的时间浪费,从而提高了单核的数据处理能力,进而提高多核处理器的处理效率。
搜索关键词: 并行 访问 方法 系统
【主权项】:
1.一种并行访问系统,其特征在于,适用于多部件并发处理场景,所述系统包括:所述多部件中的每一部件,用于发起写访问操作;调度组件,用于通过各部件对应的访问接口,接收所述部件发起写访问操作,所述部件与所述访问接口是一一对应的,多个所述访问接口间并行设置;及,根据预设的调度方式,将所述写访问操作调度给高速模块处理,所述高速模块为所述多部件的共享资源;所述系统还包括:存储器,用于存储缓存队列,所述缓存队列用于存储所述写访问操作,每一访问接口对应一缓存队列;所述访问接口,还用于检测各所述缓存队列是否已满,若确定所述缓存队列已满,则对所述部件实施反压操作,所述反压操作用于指示所述部件在等待预设周期后再执行写访问操作;否则,待所述写访问操作写入完成后,将所述写访问操作存储到所述缓存队列。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201480022122.9/,转载请声明来源钻瓜专利网。

同类专利
  • 代码执行的灵活加速-201380044841.6
  • C.王;Y.吴 - 英特尔公司
  • 2013-09-26 - 2019-09-24 - G06F9/06
  • 用于在计算装置上执行灵活代码加速的技术包括初始化在计算装置上的加速器虚拟装置。计算装置为加速器虚拟装置分配存储器映射的输入和输出(I/O),并且也为要加速的代码分配加速器虚拟装置上下文。计算装置访问要加速的代码的字节码并且确定字节码是否是操作系统相关的字节码。如果不是,则计算装置使用内部二进制转换模块经存储器映射的I/O执行字节码的硬件加速。然而,如果字节码是操作系统相关的,则计算装置执行字节码的软件加速。
  • 并行访问方法及系统-201480022122.9
  • 何贵洲 - 华为技术有限公司
  • 2014-09-16 - 2019-08-20 - G06F9/06
  • 本发明实施例提供一种并行访问方法及系统,适用于多部件并发处理场景,该系统包括:对于多部件中的每一部件,用于通过其对应的访问接口执行对高速模块的写访问操作,部件与访问接口是一一对应的,多个访问接口间并行设置,高速模块为多部件的共享资源;调度组件,用于根据预设的调度方式,将各访问接口所接收的写访问操作调度给高速模块处理。本发明实施例通过并行设置多个访问接口,使访问接口与部件之间一一对应,部件将写访问操作通知给其对应的访问接口后即可执行其他操作,从而无需等待,提升了多核处理器的核资源利用率;有效避免了多部件因抢锁导致的时间浪费,从而提高了单核的数据处理能力,进而提高多核处理器的处理效率。
  • 利用伪停顿的高速通道上的EMI抑制-201380079747.4
  • G·L·埃伯特 - 英特尔公司
  • 2013-10-23 - 2019-07-12 - G06F9/06
  • 描述了涉及利用伪停顿的在高速通道上的电磁干扰(EMI)抑制的技术的方法和装置。在一个实施例中,协议逻辑响应于确定没有数据将通过通道被发送以及确定数据正在通过所述通道被发送而确定是否在所述通道上执行伪停顿操作。所述伪停顿操作包括在脉冲串结束(EOB)信号之后(例如,立即)通过所述通道发送一个或多个训练符号,而不是允许所述通道停顿。也公开了其他实施例。
  • 可扩展输入/输出系统和技术-201380081287.9
  • J·霍华德;S·B·麦高恩;K·佩雷奇 - 英特尔公司
  • 2013-12-27 - 2019-07-09 - G06F9/06
  • 一种用于管理输入/输出(I/O)数据的装置可以包括:流送I/O控制器,用于从加载/存储域部件接收数据,并将所述数据输出为包括第一数据移动类型和第一数据格式类型的第一数据类型的第一流送数据。所述装置还可以包括至少一个加速器,其耦合到所述流送I/O控制器,用于接收所述第一流送数据,将所述第一流送数据转换为具有与第一数据类型不同的第二数据类型的第二流送数据,并输出所述第二流送数据。此外,所述装置可以包括流送互连,用于将所述第二数据引导到配置为接收所述第二数据类型的数据的对等设备。
  • 用于对统一码字符的可变长度代码点转码的处理器、方法、系统和指令-201480029898.3
  • S·阔 - 英特尔公司
  • 2014-06-26 - 2019-07-02 - G06F9/06
  • 处理器包括多个紧缩数据寄存器。处理器还包括用于对紧缩的可变长度代码点长度确定指令解码的解码单元。指令指示第一源紧缩数据,该第一源紧缩数据具有各自表示字符的多个紧缩的可变长度代码点。指令还指示目的地存储位置。处理器还具有与解码单元和紧缩数据寄存器耦合的执行单元。执行单元用于:响应于指令而将结果紧缩数据存储在所指示的目的地存储位置中。结果紧缩数据将具有多个紧缩的可变长度代码点中的每一个的长度。还公开了其他处理器、方法、系统和指令。
  • 用于处理器的功率效率的向量掩码驱动时钟门控-201280077162.4
  • J·考博尔;D·R·布拉德福德;J·C·豪尔;T·D·弗莱切;B·J·希克曼;D·马可维奇;A·格雷德斯廷 - 英特尔公司
  • 2012-12-19 - 2019-06-28 - G06F9/06
  • 处理器包括指令调度和分派(调度/分派)单元,其用于接收单指令多数据(SIMD)指令,该SIMD指令用于对存储在由第一源操作数指示的存储位置中的多个数据元素执行操作。该指令调度/分派单元用于基于第二源操作数确定数据元素中的第一数据元素,该第一数据元素将不被操作而生成被写入到目的地操作数中的结果。该处理器进一步包括:多个处理元件,耦合至指令调度/分派单元,这些处理元件用于以向量方式处理SIMD指令的数据元素;以及功率管理单元,耦合至指令调度/分派单元,该功率管理单元用于减少多个处理元件中的配置为用于处理第一数据元素的第一处理元件的功耗。
  • 模块中继装置及其中继方法-201480030342.6
  • 金地勋 - 株式会社LG化学
  • 2014-10-31 - 2019-06-28 - G06F9/06
  • 本发明涉及一种模块中继装置及其中继方法,并且特别涉及如下所述的模块中继装置及其中继方法,其能够在执行电池管理系统(BMS)功能的一个或更多个管理模块、一个或更多个应用模块以及服务模块当中通过在中间中继调用消除一个或更多个模块中的每一个的执行关系来确保每个模块的独立性。
  • 在屏蔽寄存器中反转和置换位的装置和方法-201480030625.0
  • E·乌尔德艾哈迈德瓦勒;R·瓦伦丁 - 英特尔公司
  • 2014-06-17 - 2019-06-18 - G06F9/06
  • 描述了一种用于在屏蔽值上执行位反转和置换的装置和方法。例如,描述了执行指令以执行以下操作的处理器:读取存储在源屏蔽寄存器中的多个屏蔽位,所述屏蔽位与向量寄存器的向量数据元素相关联;以及执行位反转操作以将每个屏蔽位从源屏蔽寄存器复制到目的屏蔽寄存器,其中所述位反转操作使得来自所述源屏蔽寄存器的位要在所述目的屏蔽寄存器内被反转,产生原始位布置的对称镜像。
  • 使用索引阵列和有限状态机的分散-201280072904.4
  • Z·斯波伯;R·凡伦天;S·赖肯;S·什沃茨曼;G·奥菲尔;I·亚诺弗;G·帕特金;O·利维 - 英特尔公司
  • 2012-06-02 - 2019-03-08 - G06F9/06
  • 公开了使用索引阵列和有限状态机进行分散/聚集操作的方法和装置。装置的实施例可包括:解码逻辑,用于解码分散/聚集指令并生成微操作。索引阵列保持一组索引和相应的一组掩码元素。有限状态机促成分散操作。地址生成逻辑至少针对具有第一值的每个相应掩码元素从该组索引中的索引生成地址。在缓冲器中为所生成的该组地址中的每个地址分配存储。将对应于所生成的该组地址的数据元素复制到缓冲器。如果相应的掩码元素具有所述第一值,则访问该组中的地址以存储数据元素,并且响应于其相应存储的完成,掩码元素被改变为第二值。
  • 使用动态端口重映射避免指令调度期间死锁的方法和装置-201480024939.X
  • 尼尔森·N·陈 - 英特尔公司
  • 2014-03-14 - 2019-03-08 - G06F9/06
  • 公开了用于在乱序微处理器中的指令调度期间实施动态端口重映射的方法。所述方法包括在第一时钟周期中从调度器模块中的多个选择端口选择并分派多个指令。接着,方法包括确定第一物理寄存器堆单元是否有容量支持在所述第一时钟周期中被分派的指令。进一步地,方法包括将响应提供回在所述多个选择端口和多个执行端口之间的逻辑电路,其中所述逻辑电路能够操作以基于所述响应将所述调度器模块中的选择端口重映射到执行端口。最后,响应于所述第一物理寄存器堆单元充满的确定,方法包括将与所述第一物理寄存器堆单元中的执行单元相连的至少一个选择端口重映射到第二物理寄存器堆单元。
  • 具有组成按序从存储器进行读取的加载的存储器一致性模型中的乱序加载的信号量方法和系统-201380043005.6
  • M·阿布达拉 - 英特尔公司
  • 2013-06-12 - 2019-01-04 - G06F9/06
  • 在处理器中,一种用于使用具有在组成按序从存储器进行读取的加载的存储器一致性模型中的乱序加载的信号量的方法。该方法包括:实现能够由多个核心访问的存储器资源;实现访问掩码,该访问掩码通过跟踪高速缓存的哪些字具有待决加载来运行,其中高速缓存线包括存储器资源,其中乱序加载在访问高速缓存线的字时设置访问掩码内的掩码位,并且在该乱序加载退出时清除掩码位。该方法还包括:在执行从多个核心到高速缓存线的后续存储时检查访问掩码;以及当到高速缓存线的部分的后续存储在访问掩码中见到来自加载的在先标记时引发缺失预测,其中后续存储将通过使用跟踪符寄存器来用信号发送对应于该加载的加载队列条目。
  • 用于非易失性存储器的留存日志操作-201380044838.4
  • F.齐乌尔亚洛夫;Q.蔡 - 英特尔公司
  • 2013-06-13 - 2018-12-28 - G06F9/06
  • 在一实施例中,可执行第一延迟的留存操作来将信息存储在包含在非易失性存储器(NVM)中的日志中。例如,信息可包含NVM中包含的变量的当前值。可执行第二延迟的留存操作来将信息存储在变量中。可执行第三延迟的留存操作来将指示日志被清除的信息存储在NVM中。例如,在第一、第二或第三延迟的留存操作之后,可执行刷新操作。刷新操作可将与第一、第二或第三延迟的留存操作中的至少一个关联的信息提交到NVM。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top