[发明专利]芯片和使用该芯片的墨盒有效

专利信息
申请号: 201410757082.4 申请日: 2014-12-10
公开(公告)号: CN104637543B 公开(公告)日: 2019-02-19
发明(设计)人: 康泽华 申请(专利权)人: 珠海艾派克微电子有限公司
主分类号: G11C29/42 分类号: G11C29/42;B41J2/175
代理公司: 北京同立钧成知识产权代理有限公司 11205 代理人: 杨贝贝;黄健
地址: 519075 广东省珠*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种芯片和使用该芯片的墨盒,通过在芯片上设置接收数据统计部或写入数据统计部或数据通信监控部,以及确认信息发送部,由接收数据统计部统计芯片所接收到的数据的位数,或者由写入数据统计部统计芯片所写入的数据的位数,或者由数据通信监控部监控芯片接收数据的状态,并在每接收完一组数据时,由确认信息发送部向记录装置返回适配于记录装置的表征正反码校验结果的确认信息,达到了适配记录装置的固有检测需求的目的,而且,芯片仅需要对所接收的数据的位数进行统计或监控,并不需要通过复杂的电路对数据进行校验,降低了芯片接收数据时的工作量,有效降低了芯片出错的风险,提高了芯片工作的稳定性和可靠性。
搜索关键词: 芯片 使用 墨盒
【主权项】:
1.一种芯片,其特征在于,包括:通信端口、读写控制部、存储元件、接收数据统计部以及确认信息发送部;所述通信端口用于接收和发送数据;所述读写控制部,分别与所述通信端口和所述存储元件连接,用于解析读写指令,并控制数据的读写操作;所述存储元件用于存储数据;所述接收数据统计部,分别与所述通信端口、所述读写控制部和所述确认信息发送部连接,用于在当所述读写控制部所解析的指令为写指令时,统计所述通信端口所接收的数据的位数;所述确认信息发送部,分别与所述通信端口和所述接收数据统计部连接,用于在所述接收数据统计部所统计的数据的位数达到设定值时,发送确认信息;所述确认信息用于表示校验正确。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于珠海艾派克微电子有限公司,未经珠海艾派克微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410757082.4/,转载请声明来源钻瓜专利网。

同类专利
  • 用于校正数据错误的电路、设备及方法-201380077738.1
  • 张煜;高恩鹏;尚卫兵 - 美光科技公司
  • 2013-06-24 - 2019-11-12 - G11C29/42
  • 本发明揭示用于校正集成电路中的数据错误的电路、设备及方法。一个实例设备包含第一电路,其经配置以接收第一数据字及第二数据字、以校正所述第一数据字中的一或多个错误、以响应于控制信号而将所述经校正的第一数据字与所述第二数据字合并以产生最终经合并的数据字及以向写入电路提供所述最终经合并的数据字。所述设备还包含第二电路,其经配置以也接收所述第一数据字及所述第二数据字、以响应于所述控制信号而初步将所述第一数据字与所述第二数据字合并以产生初始经合并的数据字、以产生针对所述初始经合并的数据字的初始奇偶校验码、以校正所述初始奇偶校验码及以向所述写入电路提供所述经校正的奇偶校验码。
  • 一种存储器-201910639154.8
  • 张君宇;刘璟;吕杭炳;张锋;刘明 - 中国科学院微电子研究所
  • 2019-07-16 - 2019-10-18 - G11C29/42
  • 本申请公开了一种存储器,包括:主阵列,用于存储待存储的数据;ECC区域,用于对所述主阵列进行错误编码纠正;冗余资源,用于对所述主阵列和所述ECC区域进行冗余修复;其中,所述冗余资源、所述主阵列和所述ECC区域顺序排列在一起。本申请实现了提高RRAM存储器的访问速度,以达到性能最优的技术效果。
  • 带内动态随机存取存储器纠错编码的设备和系统-201910193883.5
  • 布莱恩·D·马利塔 - 三星电子株式会社
  • 2019-03-14 - 2019-10-11 - G11C29/42
  • 一种带内动态随机存取存储器纠错编码设备和系统。根据一个总体方面,一种设备可包括:存储器,被配置为存储数据和元数据二者,使得对于与元数据相关联的存储器部分,数据和元数据交错使得每个元数据单元位于2的幂的连续的数据单元之后。所述设备也可包括存储器管理电路。存储器管理电路可被配置为:接收对存储器的数据访问,其中,所述数据访问包括公共存储器地址。存储器管理电路可被配置为:确定公共存储器地址是否与元数据相关联。存储器管理电路可被配置为:如果公共存储器地址与元数据相关联,则将公共存储器地址转换为私有存储器地址。存储器管理电路可被配置为:在私有存储器地址完成所述数据访问。
  • 半导体器件及其操作方法-201410364139.4
  • 郑然周;朴石光;徐顺玉 - 爱思开海力士有限公司
  • 2014-07-28 - 2019-10-11 - G11C29/42
  • 一种半导体器件包括:多个存储块,所述多个存储块中的每个包括多个存储器单元;电路组,对所述多个存储块之中的选中的存储块执行编程操作、读取操作和擦除操作;以及控制电路,在对所述选中的存储块执行所述编程操作之前,控制所述电路组来将所述选中的存储块编程在修复模式下,其中,具有修复模式的所述存储器单元包括交替布置的擦除的存储器单元和编程的存储器单元。
  • 半导体存储装置及其操作方法-201510056155.1
  • 金载镒 - 爱思开海力士有限公司
  • 2015-02-03 - 2019-10-08 - G11C29/42
  • 一种半导体存储装置,可以包括:错误检查与校正电路块,配置成接收多个单元数据,并在接收错误检查使能信号后输出已查出错误的数据和错误数据识别信号;以及数据总线反相电路块,配置成:接收多个单元数据,并通过在接收读取数据总线反相使能信号、错误检查使能信号和所述错误数据识别信号后反相或不反相多个单元数据而输出多个单元数据。
  • In-LineECC模块及其实现方法-201910605640.8
  • 王时;林岗 - 贵阳忆芯科技有限公司
  • 2019-07-05 - 2019-10-01 - G11C29/42
  • 本申请涉及集成电路技术领域,尤其涉及一种为存储设备提供ECC的方法,包括:为写命令要写入的数据单元计算校验数据,并将校验数据添加至数据单元得到ECC单元;根据写命令指示的数据单元地址计算数据单元对应的ECC单元的存储地址;生成指示ECC单元存储地址的写命令,以将ECC单元写入DRAM。以使用相对便宜的普通的存储器,并同时提供ECC功能;以及降低访问校验数据为存储器访问带来带宽与延迟方面的额外开销,以保证存储器的性能。
  • 存储器中的错误校正-201480059004.5
  • R.H.莫特瓦尼;K.潘加尔 - 英特尔公司
  • 2014-10-23 - 2019-09-17 - G11C29/42
  • 描述了用于存储器中的错误校正的装置、系统和方法。在一个实施例中,控制器包括逻辑以:从主机设备接收针对存储在存储器中的数据的读取请求,取回数据和相关联的错误校正码字,向主机设备发送数据,应用错误校正例程以解码与数据一起取回的错误校正码字,并且响应于错误校正码字中的错误而向主机设备发送与错误相关联的数据的位置。还公开和要求保护其它实施例。
  • 一种通过发送特定测试数据检测RAID卡内存颗粒良率的方法-201510893390.4
  • 张锋 - 浪潮电子信息产业股份有限公司
  • 2015-12-08 - 2019-09-06 - G11C29/42
  • 本发明提供一种通过发送特定测试数据检测RAID卡内存颗粒良率的方法,首先对Raid卡内存报错原因进行分析,找到故障点,其次对故障原因有针对性的开发测试软件强化数据包发送,检查内存校验数据的正确率,筛选内存颗粒的良率;本发明的一种通过发送特定测试数据检测RAID卡内存颗粒良率的方法和现有技术相比,通过内存颗粒DDR总线,借助ECC功能,对发送数据&接收数据进行对比,确认颗粒不良程度。具有设计合理、结构简单、易于加工、使用方便等特点,因而,具有很好的使用价值。
  • 半导体存储器装置、操作其的方法以及存储器系统-201910004034.0
  • 车相彦;金经纶;徐宁焄 - 三星电子株式会社
  • 2019-01-03 - 2019-08-13 - G11C29/42
  • 公开了半导体存储器装置、操作其的方法以及存储器系统。所述半导体存储器装置包括:存储器单元阵列、纠错码引擎、输入/输出选通电路以及控制逻辑电路。存储器单元阵列包括多个存储体阵列,每个存储体阵列包括动态存储器单元。响应于访问地址和命令,控制逻辑电路生成用于控制输入/输出选通电路的第一控制信号和用于控制纠错码引擎的第二控制信号。控制逻辑电路响应于第一命令控制纠错码引擎对将被存储在至少一个存储体阵列的第一页中的写入数据执行s位纠错码编码,并响应于第二命令控制纠错码引擎对从第一页读取的第一码字执行t位纠错码解码。
  • 半导体存储器装置及其修复方法-201910044102.6
  • 崔镜洛 - 三星电子株式会社
  • 2019-01-17 - 2019-08-09 - G11C29/42
  • 公开了一种半导体存储器装置及其修复方法,该半导体存储器装置包括存储器单元阵列和纠错码逻辑,所述存储器单元阵列包括主单元阵列和冗余单元阵列,所述方法包括:检测主单元阵列的主修复单元和冗余单元阵列的冗余修复单元中的每一个的故障位;利用纠错码逻辑确定从主修复单元和冗余修复单元中的每一个检测到的故障位是否是可校正的,并确定第一可校正状态或第二可校正状态;计算主修复单元的第一累积可校正故障位计数和冗余修复单元的第二累积可校正故障位计数;根据第一可校正状态、第二可校正状态以及第一累积可校正故障位计数和第二累积可校正故障位计数确定是否用冗余修复单元替代主修复单元;以及根据确定结果执行修复操作。
  • 错误校正码擦除方案-201811508433.2
  • 钟太·郭 - 美光科技公司
  • 2018-12-11 - 2019-07-19 - G11C29/42
  • 本申请案涉及一种错误校正码擦除方案。描述用于错误校正码擦除方案的方法、系统及装置。存储器装置可校正分别与多个数据位中的第一数据位或多个奇偶校验位中的第一奇偶校验位相关联的错误。所述存储器装置可通过从存储器阵列读取所述多个数据位及所述多个奇偶校验位中的每一者且确定存在与单个位相关联的错误而校正所述错误。所述存储器装置可接着校正所述所确定单位错误,且可将所述经校正位直接写回到所述存储器阵列。
  • 一种基于SRAM型FPGA的RAM数据可靠性加固装置及方法-201610939803.2
  • 崔秀海;王少军;沈露;马宁;彭宇;彭喜元 - 哈尔滨工业大学
  • 2016-10-25 - 2019-07-16 - G11C29/42
  • 一种基于SRAM型FPGA的RAM数据可靠性加固装置及方法,涉及一种基于SRAM型FPGA的片内或片外RAM存储器数据加固装置和方法。为了解决现有的存储器加固方法存在的抗辐射工艺加固费用高、存储器三模冗余硬件开销大、SRAM型FPGA设计的EDAC电路自身可靠性差等问题。本发明采用Hsiao码作为纠错码实现EDAC电路的编解码操作,能实现数据的纠一检二功能,采用缓存方式实现错误数据纠正后的回写,将处理器或外设访问双口RAM的写地址和写数据暂存于地址缓存和数据缓存中。本发明适用于SRAM型FPGA的RAM数据可靠性加固。
  • 用于ECC保护存储器的MBIST设备-201610137462.7
  • E·C·琼斯;A·J·阿兰 - 美国亚德诺半导体公司
  • 2016-03-11 - 2019-07-09 - G11C29/42
  • 公开实施MBIST设备的系统。该系统包括ECC保护存储器和用于存储器的自检的MBIST设备。MBIST设备包括经由第一路径通信地连接到所述存储器的第一访问端口,第一路径不含与嵌入式存储器相关联的ECC逻辑,并经由第二路径通信地连接到所述存储器的第二访问端口,所述第二路径包括与存储器相关联的ECC逻辑。该设备被配置为在操作的第一模式经由所述第一路径以及在第二操作模式中经由所述第二路径测试存储器。这种系统的一个优点包括重复使用,MBIST逻辑很少的额外裸片面积,已经需要对可由系统的产品制造测试(操作的第一模式)或客户执行的系统应用级测试(操作的第二模式)。
  • 一种双模式检错内存及双模式检错方法-201910256476.4
  • 吴恒毅;李庭育;洪振洲;陈育鸣 - 江苏华存电子科技有限公司
  • 2019-04-01 - 2019-06-18 - G11C29/42
  • 本发明公开了一种双模式检错内存,包括指令处理模块,存储模块,控制信号模块,编码模块及译码模块,其中指令处理模块内部设有纠错码切换标志,所述纠错码切换标志具有0和1两种状态,0表示选择奇偶校验码,1表示选择扩展汉明码:控制信号模块根据指令处理模块发送的控制信号,控制存储模块进行存储或读取操作,同时反馈完成信号给指令处理模块;编码模块对指令处理模块输入的逻辑字编码,译码模块从存储模块中读取物理字进行查错或纠错生成纠错码。本发明同时引入奇偶校验和扩展汉明码,采用纠错码切换标志来实现两种模式的切换,满足使用需求同时提升纠错率,避免设备频繁重启。
  • 半导体存储器装置、存储器系统和操作方法-201811351737.2
  • 车相彦;金明五;全仁雨 - 三星电子株式会社
  • 2018-11-14 - 2019-05-21 - G11C29/42
  • 本申请提供一种半导体存储器装置、存储器系统和操作半导体存储器装置的方法。所述半导体存储器装置可包括存储器单元阵列、错误校正电路、输入/输出(I/O)门控电路和控制逻辑电路。在第一写操作模式下,所述控制逻辑电路可控制所述I/O门控电路以选择子页,从所述子页读取包括第一子单元数据、第二子单元数据和第一奇偶数据的第一单元数据,以及将所述第一单元数据提供至错误校正电路。所述控制逻辑电路还可控制所述错误校正电路,以对第一单元数据执行错误校正码解码以产生综合数据,基于第一单元数据的一部分产生第二奇偶数据,以及基于写奇偶数据、第二奇偶数据和综合数据产生第三奇偶数据。
  • 纠正NAND Flash中多比特错误的ECC装置和方法-201910080160.4
  • 吕晶;周小锋;江喜平 - 西安紫光国芯半导体有限公司
  • 2019-01-28 - 2019-05-21 - G11C29/42
  • 本发明提供了纠正NAND Flash中多比特错误的ECC装置和方法。该装置和方法通过将待处理数据进行空间变换,将数据从一维变换到二维空间,把数据位的错误分散到多个编码单元中,然后分别对行和列的维度上分别进行Hamming编码,将行ECC编码和列ECC编码以及数据一起保存在NAND Flash中。在数据读取时,将数据再次变换到二维空间,利用行ECC编码/列ECC编码分别进行校验,用列ECC校验成功的数据更新行数据,实现多比特纠错的目的。
  • 自适应错误检查与校正的半导体存储器装置和存储器系统-201811267790.4
  • 金德成;金光贤 - 三星电子株式会社
  • 2018-10-29 - 2019-05-17 - G11C29/42
  • 本申请提供了自适应错误检查与校正的半导体存储器装置和存储器系统。所述半导体存储器装置包括存储器单元阵列和错误检查与校正(ECC)电路。所述ECC电路基于与写数据相对应的片内集成ECC电平来执行对存储在所述存储器单元阵列中的写数据的ECC编码,以及执行对与从所述存储器单元阵列读出的写数据相对应的读数据的ECC解码。所述片内集成ECC电平是根据写数据的重要程度,在多个片内集成ECC电平中确定的。
  • 促进数据存储系统中的错误校正的方法及其数据存储系统-201510393372.X
  • 泰沙尔尼尔 - 华邦电子股份有限公司
  • 2015-07-07 - 2019-04-23 - G11C29/42
  • 本发明提供一种促进数据存储系统中的错误校正的方法及其数据存储系统,促进数据存储系统中的错误校正的方法,包括接收具有一个或多个行的数据存储系统;通过将位从第一状态变化到第二状态在数据存储系统中将数据写入字中;在第一组错误校正位中形成用于字的错误校正码;接收请求以通过将字的一个或多个额外位从第一状态变化到第二状态来更新字;计算用于更新过的字的新错误校正码;视情况确定新错误校正码是否仅需要将第一组错误校正位的位从第一状态变化到第二状态,如果是,更新第一组错误校正位;否则使用第二组错误校正位和/或标志位,以减少因错误校正码而重写字的需要。
  • 一种MLC架构中Nand Flash控制器电路实现装置-201510536361.2
  • 韩晓晶;赵红敏;龚宗跃 - 大唐微电子技术有限公司;大唐半导体设计有限公司
  • 2015-08-27 - 2019-04-19 - G11C29/42
  • 本发明公开了一种MLC架构中Nand Flash控制器NFC电路实现装置,所述NFC中内嵌纠错能力可配的错误检查和纠正ECC模块;所述ECC模块包括ECC_Enc_Sx模块、DeCodeBM模块、DeCodeChien模块、DeCodeCor模块和ECC_Flow_Ctrl模块,其中,ECC_Enc_Sx模块,用于对接收到的数据进行编码求得码字,并根据接收到的系统码计算校正子;DeCodeBM模块,用于根据校正子求解关键方程,并根据关键方程求得错误位置多项式;DeCodeChien模块,用于根据错误位置多项式,确定错误位置;DeCodeCor模块,用于根据错误位置,进行对应数据的纠错;ECC_Flow_Ctrl模块,用于控制其它模块。通过本发明,能够实现MLC架构中Nand Flash控制器的高性能和高兼容性的ECC设计。
  • 非易失性存储器中冗余信息的管理-201480062520.3
  • R·E·弗里基三世;W·方;N·吴 - 英特尔公司
  • 2014-11-14 - 2019-04-09 - G11C29/42
  • 实施例包括设备、方法和系统,用于将存储器装置的各个存储器晶片组织到多个虚拟晶片并指定存储器装置的虚拟晶片中的一个用于存储冗余信息。在一个实施例中,存储器控制器包括存储器分配逻辑,以将存储器装置的各个存储器晶片的存储器资源组织到多个虚拟晶片中,包括用于存储冗余信息的冗余虚拟晶片和用于存储数据的多个数据虚拟晶片。存储器控制器可进一步包括输入/输出逻辑,以将数据写到非易失性存储器装置的数据虚拟晶片,以及冗余信息逻辑,以基于数据生成冗余信息并将冗余信息写到非易失性存储器装置的冗余虚拟晶片。
  • 一种信息处理方法及固态存储器-201510754053.7
  • 王天树;腾鹏;王倩 - 北京联想核芯科技有限公司
  • 2015-11-09 - 2019-03-01 - G11C29/42
  • 本发明公开了一种信息处理方法,所述方法包括:获取固态存储器(SSD)上待纠错数据的元数据;获取SSD的状态信息,所述SSD的状态信息为与数据读取的错误率的参数;利用所述SSD的状态信息从关联信息簇中获取对应的关联信息,所述关联信息簇为基于至少两个不同的SSD的状态信息而得到的关联信息的集合;根据所述元数据查询所述关联信息,得到所述待纠错数据的软信息。本发明同时还公开了一种固态存储器。
  • 一种非易失存储器的纠错方法和装置-201410835827.4
  • 刘会娟 - 北京兆易创新科技股份有限公司
  • 2014-12-26 - 2019-02-22 - G11C29/42
  • 本发明实施例提供了一种非易失存储器的纠错方法和装置,其中,所述非易失存储器的纠错方法,具体包括:周期性地对非易失存储器样本中页执行读、写和擦除操作;依据所述非易失存储器样本中页在所述读、写和擦除操作过程中错误数据出现的数目和位置,统计非易失存储器中页的错误数据分布规律;依据所述页的错误数据分布规律对页进行区域划分,针对不同区域确定对应的纠错码;利用各区域对应的纠错码,进行各区域的纠错处理。本发明实施例能够防止资源冗余或浪费,从而可以提高非易失存储器的纠错效率。
  • 芯片和使用该芯片的墨盒-201410757082.4
  • 康泽华 - 珠海艾派克微电子有限公司
  • 2014-12-10 - 2019-02-19 - G11C29/42
  • 本发明提供了一种芯片和使用该芯片的墨盒,通过在芯片上设置接收数据统计部或写入数据统计部或数据通信监控部,以及确认信息发送部,由接收数据统计部统计芯片所接收到的数据的位数,或者由写入数据统计部统计芯片所写入的数据的位数,或者由数据通信监控部监控芯片接收数据的状态,并在每接收完一组数据时,由确认信息发送部向记录装置返回适配于记录装置的表征正反码校验结果的确认信息,达到了适配记录装置的固有检测需求的目的,而且,芯片仅需要对所接收的数据的位数进行统计或监控,并不需要通过复杂的电路对数据进行校验,降低了芯片接收数据时的工作量,有效降低了芯片出错的风险,提高了芯片工作的稳定性和可靠性。
  • 存储器系统、非暂时性计算机可读介质及错误校验与校正的方法-201810691199.5
  • 金志锡;朴商仁;朴一汉;尹翔镛;林奎善;崔晟云 - 三星电子株式会社
  • 2018-06-28 - 2019-01-29 - G11C29/42
  • 本发明提供一种存储器系统、非暂时性计算机可读介质及错误校验与校正的方法,可提高非易失性存储器装置的良率、可靠性及寿命。用于控制非易失性存储器装置的错误校验与校正的方法包括将写入数据存储在多个存储区中。所述写入数据可通过执行错误校验与校正编码而产生。可基于从所述存储区读出的多个读取数据中的每一者来执行单独式错误校验与校正解码。当所述单独式错误校验与校正解码关于所有所述读取数据来说均失败时,可通过对所述读取数据执行逻辑运算来提供逻辑运算数据。可基于所述逻辑运算数据来执行组合式错误校验与校正解码。
  • 存储器模块的测试方法-201510827459.3
  • 林大华;陈腾湖 - 英业达科技有限公司;英业达股份有限公司
  • 2015-11-24 - 2019-01-18 - G11C29/42
  • 本发明提供一种存储器模块的测试方法,包含用户端机台与测试机台建立连结,验证用户端机台与测试机台间的连结的合法性,产生错误型样至测试机台的存储器模块中,检查存储器模块的错误状态,及依据存储器模块的错误状态,用户端机台产生及记录测试分析资料。本发明所述的测试方法相比于传统手动的测试流程,测试时间亦可大幅缩短,且所花的人力成本以及人为失误造成的错误亦可大幅降低。
  • 解码方法、存储器存储装置及存储器控制电路单元-201410279151.5
  • 曾建富 - 群联电子股份有限公司
  • 2014-06-20 - 2019-01-11 - G11C29/42
  • 本发明提供一种解码方法、存储器存储装置及存储器控制电路单元。所述解码方法包括:发送读取指令序列,其用以读取多个存储单元以取得多个第一比特;判断所述第一比特是否具有第一错误;若所述第一比特具有所述第一错误,对所述第一比特执行第一迭代解码程序以取得多个第二比特,并且记录所述第一迭代解码程序的第一比特翻转信息;判断所述第二比特是否具有第二错误;若所述第二比特具有所述第二错误,根据所述第一比特翻转信息对所述第二比特执行第二迭代解码程序以取得多个第三比特。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top