[发明专利]半导体器件及其制造方法有效
| 申请号： | 201410665794.3 | 申请日： | 2010-08-06 |
| 公开（公告）号： | CN104538437B | 公开（公告）日： | 2018-01-26 |
| 发明（设计）人： | 木村肇;大原宏树;鹿山昌代 | 申请（专利权）人： | 株式会社半导体能源研究所 |
| 主分类号： | H01L29/40 | 分类号： | H01L29/40;H01L29/43;H01L23/52 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所11038 | 代理人： | 秦晨 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件及其制造方法。半导体器件包括具有第一薄膜晶体管的像素部分和具有第二薄膜晶体管的驱动器电路。第一薄膜晶体管和第二薄膜晶体管中的每个都包括栅电极层、栅极绝缘层、半导体层、源电极层，及漏电极层。第一薄膜晶体管的每个层都具有光透射性质。第一薄膜晶体管的栅电极层、源电极层及漏电极层的材料不同于第二晶体管的那些，并且第二薄膜晶体管的电阻每个都小于第一薄膜晶体管的电阻。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种半导体器件，包括：第一导电层；位于所述第一导电层上的第一绝缘层；位于所述第一绝缘层上的氧化物半导体层；位于所述氧化物半导体层上的第二绝缘层；位于所述第二绝缘层上的第二导电层；第三导电层，电连接到所述氧化物半导体层；以及第四导电层，电连接到所述氧化物半导体层，其中所述第一导电层包括用作晶体管的第一栅电极的区域，其中所述第二导电层包括用作所述晶体管的第二栅电极的区域，其中所述第三导电层包括用作所述晶体管的源电极和漏电极中的一个的区域，其中所述第四导电层包括用作所述晶体管的所述源电极和所述漏电极中的另一个的区域，其中所述第一导电层包括在其中第二层堆叠于第一层上的区域，其中所述第一层的末端部分包括延伸超出所述第二层的末端部分的区域，以及其中所述第三导电层的末端部分包括延伸超出所述氧化物半导体层的末端部分的区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社半导体能源研究所，未经株式会社半导体能源研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410665794.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种低功耗屏蔽栅型半导体功率器件-201920644238.6
- 丁磊;侯宏伟 - 张家港凯思半导体有限公司;江苏协昌电子科技股份有限公司;张家港凯诚软件科技有限公司
- 2019-05-07 - 2019-11-12 - H01L29/40
- 本实用新型提出一种低功耗屏蔽栅型半导体功率器件。其在半导体基板的第一导电类型外延层上表面开设沟槽，沟槽的下部内壁设置场氧化层，场氧化层内的两侧设置多晶硅场板，多晶硅场板之间通过介质层相隔离；沟槽的上部内壁设置栅氧化层，栅氧化层内的两侧设置栅极多晶硅场板，栅极多晶硅场板之间通过介质层相隔离；沟槽的上部外侧由上至下依次设置有第一导电类型注入层和第二导电类型层，沟槽的底部设置有第二导电类型层。本实用新型提出一种低功耗屏蔽栅型半导体功率器件，避免了栅氧层在多晶硅上的生长步骤，提高了栅极氧化层的可靠性，减少制造时间，减少制造工艺步骤，降低制造成本，且引入沟槽底部的浮置阱结构，提高了器件的耐压能力。
- 具有功函数金属堆叠的装置的制造方法-201810811790.X
- 陈彦瑜;吕玉琦;曹志彬;张世勳 - 台湾积体电路制造股份有限公司
- 2018-07-23 - 2019-11-05 - H01L29/40
- 提供一种具有功函数金属堆叠的装置的制造方法。此方法包括下述操作。沉积介电层于基材上方。然后，沉积第一功函数金属层于介电层上方。接着，沉积虚设层于第一功函数金属层上方。然后，将杂质导入至第一功函数金属层中。之后，蚀刻虚设层。接下来，沉积第二功函数金属层于第一功函数金属层上方。
- 带有第一和第二场电极结构的半导体装置-201610122679.0
- F.希尔勒;M.H.菲勒迈尔 - 英飞凌科技奥地利有限公司
- 2016-03-04 - 2019-11-05 - H01L29/40
- 本发明涉及带有第一和第二场电极结构的半导体装置。半导体装置包含：从第一表面延伸到半导体部分中的第一和第二场电极结构。第一场电极结构包含使针状第一场电极与半导体部分绝缘的第一场电介质。第二场电极结构包含使针状第二场电极与半导体部分绝缘的第二场电介质。第二场电介质比第一场电介质更厚。在第一表面中第一和第二场电极结构的开口可以是非圆形对称的，其中第二场电极结构的开口关于第一场电极结构的开口倾斜。替选地或附加地，在第一表面中第二场电极结构的开口可以比第一场电极结构的开口更大。
- 晶体管器件和方法-201580048309.0
- A·斯库德里 - 高通股份有限公司
- 2015-08-26 - 2019-11-05 - H01L29/40
- 本公开包括晶体管器件和方法。在一个实施例中，晶体管包括栅极、源极和漏极。根据本公开的一个方面，使用不同的栅极至漏极电容补偿漏极中不同电阻性路径。根据本公开的另一方面，电流在中心分接点处进入漏极并且在两个相邻栅极之下对称地向外流动至两个相邻源极。
- 半导体装置-201610068979.5
- 加藤浩朗;西胁达也;新井雅俊;胜田浩明;吉冈千香子;鉾本吉孝 - 株式会社东芝
- 2016-02-01 - 2019-11-01 - H01L29/40
- 根据一个实施方式，半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、导电层、栅极电极、以及第1电极。导电层具有第1部分、第2部分以及第3部分。第1部分设在第1区域之上。第1部分隔着第1绝缘部被第1半导体区域包围。第2部分在第2方向上延伸。第2部分设在第1半导体区域之上。第2部分位于第2区域之上。第3部分连接在第1部分与第2部分之间。第3部分在第3方向上延伸。第1电极与第3半导体区域以及导电层电连接。在第1电极与第3部分之间，连接有第2部分。
- LDMOSFET器件及其制造方法-201910686718.3
- 许昭昭 - 上海华虹宏力半导体制造有限公司
- 2019-07-29 - 2019-10-29 - H01L29/40
- 本发明公开了一种LDMOSFET器件，包括：在漂移区的选定区域中形成有漂移区场氧；多晶硅栅的第二侧延伸到漂移区场氧的表面上并组成第一场板，第一场板底部的漂移区场氧组成第一场板介质层；在多晶硅栅的第二侧到漂移区场氧的第二侧之间形成有第二场板介质层和第二场板，第二场板介质层由漂移区场氧和顶部金属硅化物阻挡介质层叠加而成，第二场板由形成于金属硅化物阻挡介质层表面上的金属硅化物组成，第二场板的金属硅化物由第一多晶硅层经过金属硅化反应形成；第一和第二场板通过正面金属层连接在一起且都连接到由正面金属层组成的栅极。本发明公开了一种LDMOSFET器件的制造方法。本发明能优化器件的BV和Rsp的关系。
- 半导体装置-201610096571.9
- 信国晃彦;大木博文;友松佳史 - 三菱电机株式会社
- 2016-02-22 - 2019-10-25 - H01L29/40
- 提供一种抑制了在半导体层产生与热应力相伴的裂纹的半导体装置。发射极电极(120)具有第1电极层(121)、第2电极层(122)以及第3电极层(123)。第1～3电极层(121～123)依次层叠在发射极层(106)之上。在第3电极层(123)还层叠有焊料层(130)。第1电极层(121)在半导体芯片(102)的表面覆盖发射极层(106)以及栅极氧化膜(109)。形成第1电极层(121)的第1导电性材料以AlSi为主要成分。构成第2电极层(122)的第2导电性材料具有与第1导电性材料不同的线膨胀系数，且与第1导电性材料相比机械强度较低。构成第3电极层(123)的第3导电性材料具有与第1导电性材料不同的线膨胀系数，且焊料浸润性与第1电极层(121)相比较高。
- LDMOS器件及其形成方法-201910670814.9
- 刘宪周 - 上海华虹宏力半导体制造有限公司
- 2019-07-24 - 2019-10-22 - H01L29/40
- 本发明提供一种LDMOS器件及其形成方法，所述LDMOS器件包括：基底，基底中设置有源区、漏区和漂移区，漏区设置于漂移区内；栅极结构，设置于基底的表面且位于源区和漏区之间，栅极结构与漏区之间存在间隔；硅化物阻挡层，覆盖栅极结构和漏区之间的至少部分基底的表面；第一导电结构，其一端与源区电连接；第二导电结构，其一端与漏区电连接；第一金属互连结构，与第一导电结构的另一端电连接；第二金属互连结构，与第二导电结构的另一端电连接；第三导电结构，其一端设置于硅化物阻挡层的表面；以及第三金属互连结构，与所述第三导电结构的另一端电连接。所述LDMOS器件的击穿电压提高、导通电阻降低，制备工艺更安全且更容易控制。
- n型掺杂金刚石场板结构的场效应晶体管-201920132535.2
- 王宏兴;王艳丰;常晓慧;王玮;宋王振;赵丹;刘璋成;王若铮;侯洵 - 西安交通大学
- 2019-01-25 - 2019-10-15 - H01L29/40
- 本实用新型公开了n型掺杂金刚石场板结构的场效应晶体管，包括金刚石衬底，金刚石衬底上铺设有由n型掺杂单晶金刚石外延薄膜形成的台面，台面上沉积有两个条形的介质层，沿各介质层和台面的外沿分别铺设有漏极和源极，在两个介质层之间铺设有栅极，介质层、漏极、源极和栅极形成场板结构，源极、漏极和栅极上分别沉积有源引出电极、漏引出电极和栅引出电极，源引出电极、漏引出电极和栅引出电极之间通过钝化层相互完全分隔；本实用新型在金刚石MESFET的源栅漏电极边缘引入场板结构，有效的降低了电场集中效应，增大了器件的耐压特性，有效减弱器件源、栅、漏边缘的电场集中现象，提高了器件击穿电压性能。
- 具有过渡金属缓冲层的包含纳米线电子器件、至少一个纳米线的生长方法以及器件制造方法-201380063090.2
- B·伊尔特;B·阿马斯塔特;M-F·阿曼德;F·都彭特 - 原子能及能源替代委员会;阿勒迪亚公司
- 2013-10-25 - 2019-10-11 - H01L29/40
- 本发明涉及一种电子器件，包含衬底(1)、至少一个半导体纳米线(2)和介于该衬底(1)和所述纳米线(2)之间的缓冲层(3)。该缓冲层(3)至少部分地由从其延伸出纳米线(2)的氮化过渡金属层(9)形成，所述氮化过渡金属选自：氮化钒、氮化铬、氮化锆、氮化铌、氮化钼，氮化铪或氮化钽。
- 半导体器件及其制造方法-201310331682.X
- 张乃千;裴风丽 - 苏州能讯高能半导体有限公司
- 2013-08-01 - 2019-10-08 - H01L29/40
- 本发明公开了一种半导体器件及其制造方法，所述器件包括：衬底；位于所述衬底上的多层半导体层；位于所述多层半导体层上的源极、漏极、以及位于源极和漏极之间的栅极；位于所述栅极与漏极之间的多层半导体层至少一部分表面上的介质层，所述介质层上存在凹槽；位于所述介质层上的源场板，所述源场板通过至少一条导电路径电连接至所述源极，所述源场板全部或部分覆盖介质层上的凹槽。本发明半导体器件及其制造方法既能充分发挥源场板的作用，又能减小栅源电容Cgs，降低了栅极边缘的峰值电场，提高了器件的击穿电压，减小了器件的栅极泄漏电流，提高了器件的频率特性，充分发挥出了器件输出功率高的优势。
- 高电子迁移率晶体管器件及其制造方法-201610632720.9
- 尹成功;裴轶 - 苏州能讯高能半导体有限公司
- 2016-08-04 - 2019-10-08 - H01L29/40
- 一种高电子迁移率晶体管器件，涉及半导体技术领域，该器件的第一介质层位于栅极与源极、漏极之间的半导体层上，第一源场板位于栅极与漏极之间的第一介质层上，第二介质层位于栅极、第一源场板和第一介质层上，第二源场板位于栅极、第一源场板上的第二介质层上，第一源场板和第二源场板削弱栅极与漏极之间靠近栅极的区域强电场，第一介质层和第二介质层在长时间应力、高电压应力下不易发生介质层失效。该器件既能削弱栅极与漏极之间靠近栅极区域存在的强电场，又能减少栅极和源场板之间的介质层发生失效的几率。本发明还提供一种高电子迁移率晶体管器件的制造方法，工艺流程简单，制得的器件可靠性高。
- 功率半导体器件及其制造方法-201811056630.5
- 李泰勋;赵准煕;郑真诚 - 美格纳半导体有限公司
- 2018-09-11 - 2019-09-24 - H01L29/40
- 本发明涉及功率半导体器件及其制造方法。根据本发明的功率半导体器件包括：布置在基板上的漏极区和源极区；布置在基板上且布置在漏极区与源极区之间的栅极绝缘层和栅电极；与基板的顶表面和栅电极的顶表面接触的保护层；连接至源极区的源极接触插塞；连接至漏极区的漏极接触插塞；以及与保护层接触的场板插塞，其中，场板插塞的宽度大于源极接触插塞的宽度或漏极接触插塞的宽度。
- 沟槽型功率器件-201822014521.9
- 肖婷;史波;曾丹;廖勇波;敖利波 - 珠海格力电器股份有限公司
- 2018-12-03 - 2019-09-24 - H01L29/40
- 本实用新型公开了一种沟槽型功率器件，该器件包括有若干个元胞，每个所述元胞包括：元胞沟槽、形成于所述元胞沟槽侧壁上的多晶硅层、以及填充在所述元胞沟槽内的填充金属层；其中，所述填充金属层、所述多晶硅层、以及所述元胞沟槽的内壁之间分别绝缘设置。通过在元胞沟槽的侧壁上形成多晶硅(栅)，形成多晶硅‑填充金属层‑多晶硅的复合结构，有利于改善器件使用过程中的Cgc反向电容，改善芯片开关特性，同时能降低开关损耗。
- 半导体器件耐压结构-201510713750.8
- 顾炎;宋华;张森 - 无锡华润上华科技有限公司
- 2015-10-28 - 2019-09-17 - H01L29/40
- 本发明涉及一种半导体器件耐压结构，该半导体器件耐压结构包括用于布置高压互联线的高压互联区域，且该高压互联区域下方依次为金属层、介质层、场氧化层、漂移区除有源区之外的区域，该半导体器件耐压结构还包括若干导体场板、若干半绝缘电阻场板。其中，导体场板位于半绝缘电阻场板的上方，且导体场板处于介质层中。所有半绝缘电阻场板均与场氧化层相邻。导体场板与半绝缘电阻场板构成若干电容器，且任一电容器至少能与另一电容器传送能量。该半导体器件耐压结构在整体上减小了漂移区表面承受的高压，提高了半导体器件的击穿电压，使得半导体器件能够在更高的电压下工作。
- 具有栅沟槽下方的电荷补偿区的半导体器件-201510835319.0
- O.布兰克;F.希尔勒;M.金;M.H.韦莱迈尔;叶俐君 - 英飞凌科技奥地利有限公司
- 2015-11-26 - 2019-09-03 - H01L29/40
- 本发明涉及具有栅沟槽下方的电荷补偿区的半导体器件。半导体衬底具有主表面和与主表面垂直间隔开的后表面、第一掺杂区、第二掺杂区和第三掺杂区。第三掺杂区置于第一和第二掺杂区之间在主表面下方。具有场板的场板沟槽从主表面垂直延伸到布置在第一掺杂区中的底部。具有栅电极的栅沟槽从主表面垂直延伸到第一掺杂区。补偿区带从栅沟槽底部垂直延伸更深入第一掺杂区中。补偿区带与栅沟槽侧向对齐并且沿着平行于主表面的器件的横截面平面邻近场板。
- 具有场电极结构、栅极结构和辅助二极管结构的半导体器件-201510580550.X
- R·西明耶科;O·布兰科;F·希尔勒;M·H·菲勒梅耶 - 英飞凌科技奥地利有限公司
- 2015-09-11 - 2019-08-30 - H01L29/40
- 本发明的各个实施例涉及具有场电极结构、栅极结构和辅助二极管结构的半导体器件。一种半导体器件(500)包括：场电极结构(160)，其沿与半导体主体(100)中的第一表面(101)垂直的方向延伸；单元台体(170)，其由所述半导体主体(100)的在所述场电极结构(160)之间的部分构成；以及主体区域(115)，该主体区域与漂移区(121)一起形成第一pn结(pn1)。在场电极结构(160)之间的栅极结构(150)控制通过所述主体区域(115)的电流。正向电压小于述第一pn结(pn1)的辅助二极管结构(LD)与第一pn结(pn1)并联地电连接，其中辅助二极管结构(LD)的半导体部分形成在所述单元台体(170)中。
- 半导体装置-201610046097.9
- 小林研也 - 株式会社东芝
- 2016-01-25 - 2019-08-20 - H01L29/40
- 一种半导体装置，具备：具有第一面和第二面的半导体层；半导体层内的第一导电型的漂移区域；漂移区域与第一面之间的第二导电型的体区域；第一导电型的源极区域；第一栅极电极；在与第一栅极电极之间夹着体区域而设置的第二栅极电极；第一以及第二栅极绝缘膜；第二面与第一栅极电极之间的第一场板电极；第二面与第二栅极电极之间的第二场板电极；漂移区域内的第一导电型的第一区域；设置在第一区域与体区域之间且第一导电型杂质浓度比第一区域高的第二区域；以及设置在第二区域与体区域之间且第一导电型杂质浓度比第二区域低的第三区域。
- 配置背面场板的化合物半导体装置-201821980076.5
- 吴俊鹏;大藤彻;谢明达 - 捷苙科技股份有限公司
- 2018-11-28 - 2019-08-02 - H01L29/40
- 一种衬底上配置场板的化合物半导体装置，其特征在于，衬底层；缓冲层，形成于衬底层上；主动层，形成于缓冲层上，主动层包括，源极区，形成于主动层的一侧边上；漏极区，形成于相对源极区的另一侧边；栅极区，形成于源极区及漏极之间的主动层上；背面场板，形成于衬底层上，具有第一贯穿孔贯穿衬底层、缓冲层及主动层，其中，贯穿孔位于所述栅极区与所述漏极区之间。通过在装置背面的场板结构，可以有效提升化合物半导体装置的崩溃电压。
- 屏蔽栅极MOSFET器件中的多晶硅层间电介质-201210072092.5
- 迪安·E·普罗布斯特 - 飞兆半导体公司
- 2012-03-16 - 2019-07-30 - H01L29/40
- 本发明提供了一种屏蔽栅极MOSFET器件中的多晶硅层间电介质。在一个总体方面中，装置可以包括设置在沿半导体的外延层内的轴排列的沟槽内的屏蔽电介质以及设置在所述屏蔽电介质内且沿所述轴排列的屏蔽电极。所述装置可以包括第一多晶硅层间电介质和第二多晶硅层间电介质，其中所述第一多晶硅层间电介质具有与垂直于所述轴的面交叉的部分，其中所述面与所述屏蔽电极交叉，所述第二多晶硅层间电介质具有与所述面交叉且设置在所述第一多晶硅层间电介质和所述屏蔽电极之间的部分。所述装置还可以包括具有设置在所述第一多晶硅层间电介质上的部分的栅极电介质。
- 高击穿电压场效应晶体管及其制作方法-201710050362.5
- 冯倩;方立伟;韩根全;李翔;邢翔宇;黄璐;张进成;郝跃 - 西安电子科技大学
- 2017-01-23 - 2019-07-30 - H01L29/40
- 本发明公开了一种高击穿电压场效应晶体管及其制作方法，其自下而上包括衬底(1)、Ga2O3外延层(2)和低掺杂n型Ga2O3薄膜(3)，薄膜上设有高掺杂n型硅离子注入区(4)和绝缘栅介质(7)，离子注入区上设有源电极(5)和漏电极(6)，绝缘栅介质上设有300～500nm厚的有机绝缘介质(8)，有机绝缘介质由P(VDF‑TrFE)、Ag纳米颗粒掺杂P(VDF‑TrFE)、ZnS纳米颗粒掺杂P(VDF‑TrFE)和CCTO纳米颗粒掺杂P(VDF‑TrFE)构成，且设有长度为1～3μm的栅场板(9)，该栅场板上设置有栅电极。本发明击穿电压高，可用于作为功率器件和高压开关器件。
- 一种低功耗屏蔽栅型半导体功率器件及其制备方法-201910376360.4
- 丁磊;侯宏伟 - 张家港凯思半导体有限公司;江苏协昌电子科技股份有限公司;张家港凯诚软件科技有限公司
- 2019-05-07 - 2019-07-26 - H01L29/40
- 本发明提出一种低功耗屏蔽栅型半导体功率器件及其制造方法。其在半导体基板的第一导电类型外延层上表面开设沟槽，沟槽的下部内壁设置场氧化层，场氧化层内的两侧设置多晶硅场板，多晶硅场板之间通过介质层相隔离；沟槽的上部内壁设置栅氧化层，栅氧化层内的两侧设置栅极多晶硅场板，栅极多晶硅场板之间通过介质层相隔离；沟槽的上部外侧由上至下依次设置有第一导电类型注入层和第二导电类型层，沟槽的底部设置有第二导电类型层。本发明提出一种低功耗屏蔽栅型半导体功率器件，避免了栅氧层在多晶硅上的生长步骤，提高了栅极氧化层的可靠性，减少制造时间，减少制造工艺步骤，降低制造成本，且引入沟槽底部的浮置阱结构，提高了器件的耐压能力。
- 沟槽金氧半导体元件-201810182898.7
- 陈劲甫 - 力祥半导体股份有限公司
- 2018-03-06 - 2019-07-16 - H01L29/40
- 本发明提供一种沟槽金氧半导体元件，包括基底、多个第一沟槽电极结构与第二沟槽电极结构。基底定义有主动区。第一沟槽电极结构设置于主动区的基底中。每个第一沟槽电极结构包括第一下部电极与位于第一下部电极上的上部电极。上部电极的顶面实质上与基底的顶面共平面。基底、第一下部电极与上部电极彼此电性隔离。第二沟槽电极结构设置于主动区的基底中。第二沟槽电极结构包括第二下部电极与位于第二下部电极上的介电层。介电层的顶面实质上与基底的顶面共平面。基底与第二下部电极彼此电性隔离。第二沟槽电极结构位于相邻两个第一沟槽电极结构之间。上述沟槽金氧半导体元件的相邻两个上部电极之间的寄生电容较低，而具有较快的反应速度。
- 一种半导体功率器件及其制备方法-201711392314.0
- 朱辉;肖秀光 - 比亚迪股份有限公司
- 2017-12-21 - 2019-06-28 - H01L29/40
- 为克服现有半导体功率器件中存在对界面电荷敏感，影响器件寿命以及导致器件反向耐压能力降低的问题，本发明提供了一种半导体功率器件，包括衬底、初氧层、第一偏移场板和第二偏移场板，衬底的表面内侧形成有场限环，第二偏移场板位于所述第一偏移场板和所述场限环之间，第一偏移场板和所述第二偏移场板电耦合，且第二偏移场板与衬底由所述初氧层阻隔以形成有第一电容区，第一偏移场板延伸出第二偏移场板的部分与衬底之间形成有第二电容区，第一电容区单位面积的电容大于第二电容区单位面积的电容。同时，本发明还公开了上述半导体功率器件的制备方法。本发明提供的半导体功率器件具有较高的抗击穿电压和较强的抗界面电场干扰能力。
- 一种具有折叠槽栅的薄SOI LIGBT-201910170536.0
- 罗小蓉;樊雕;李聪;苏伟;张科;杨洋;魏杰;邓高强;欧阳东法;王晨霞 - 电子科技大学
- 2019-03-07 - 2019-06-14 - H01L29/40
- 本发明属于功率半导体技术领域，具体涉及一种具有折叠槽栅的薄SOI LIGBT。本发明主要特征在于：采用非等深介质槽及折叠槽栅。正向耐压时，非等深介质槽调制横向电场，使均匀掺杂的漂移区承受高压；正向导通时，介质槽阻碍空穴流入发射极，提升发射极附近漂移区的空穴浓度，实现电子注入增强效应降低器件导通压降；漂移区均匀掺杂使靠近集电极一侧漂移区浓度远低于传统薄SOI层线性掺杂器件的集电极一侧漂移区浓度，使集电极注入效率提升；器件电导调制效应增强，正向导通压降减小。折叠槽栅增大沟道密度，极大提升了器件饱和电流能力。本发明的有益效果为，相对于传统薄SOI LIGBT结构，本发明具有更低的正向导通压降以及更高的饱和电流能力，Von‑Eoff折中更佳。
- 半导体器件结构和制造方法-201811416090.7
- 马丁·罗弗;森克·哈贝尼希特;斯特凡·伯格伦德;裴晟佑 - 安世有限公司
- 2018-11-26 - 2019-06-04 - H01L29/40
- 本公开涉及半导体器件结构和制造半导体器件的方法。半导体器件结构包括半导体衬底，该半导体衬底具有与器件区横向分离的边缘区、布置在半导体衬底上的边缘终端结构，其中该边缘终端结构包括：第一氧化物层，其布置在衬底上以从有源区延伸到边缘区；隔离层，其布置在该第一氧化物层上方；以及金属层，其布置为至少部分地覆盖隔离层，并且其中该金属层还布置为从隔离层延伸以接触边缘区。
- 场效应晶体管-201610281369.3
- 野上洋一;堀口健一;东坂范雄;渡边伸介;北野俊明 - 三菱电机株式会社
- 2016-04-29 - 2019-06-04 - H01L29/40
- 得到一种场效应晶体管，该场效应晶体管能够有效地抑制由与高温RF动作时的本征载流子密度增大相伴的损耗增大所引起的RF特性变差。多个源极电极(6)及多个漏极电极(7)彼此交替地配置，与半导体衬底(1)的主面欧姆接合。多个栅极电极(8)分别配置在多个源极电极(6)和多个漏极电极(7)之间，与半导体衬底(1)的主面肖特基接合。多个漏极电极(7)分别具有彼此被分割开的第1及第2部分(7a、7b)。漏极电极(7)的第1及第2部分(7a、7b)的合计电极宽度比一根源极电极(6)的宽度窄。肖特基电极(13)配置在漏极电极(7)的第1部分(7a)和第2部分(7b)之间，与半导体衬底(1)的主面肖特基接合。
- 功率晶体管元件-201821454075.7
- 陈劲甫 - 力祥半导体股份有限公司
- 2018-09-06 - 2019-05-21 - H01L29/40
- 本实用新型提供一种功率晶体管元件，其包括输入端、第一总线、负温度系数阻抗元件、第二总线、多个第一条状电极以及多个第二条状电极。第一总线耦接到输入端。负温度系数阻抗元件耦接于第一总线与输入端之间。第二总线耦接到输入端。多个第一条状电极电连接到第一总线。多个第二条状电极电连接到第二总线。因此，本实用新型提供的功率晶体管元件，可在重载时具有低阻抗，而在轻载时具有低的栅极寄生电容以及栅极与漏极间的寄生电容。
- n型掺杂金刚石场板结构的场效应晶体管-201910074808.7
- 王宏兴;王艳丰;常晓慧;王玮;宋王振;赵丹;刘璋成;王若铮;侯洵 - 西安交通大学
- 2019-01-25 - 2019-05-17 - H01L29/40
- 本发明公开了n型掺杂金刚石场板结构的场效应晶体管，包括金刚石衬底，金刚石衬底上铺设有由n型掺杂单晶金刚石外延薄膜形成的台面，台面上沉积有两个条形的介质层，沿各介质层和台面的外沿分别铺设有漏极和源极，在两个介质层之间铺设有栅极，介质层、漏极、源极和栅极形成场板结构，源极、漏极和栅极上分别沉积有源引出电极、漏引出电极和栅引出电极，源引出电极、漏引出电极和栅引出电极之间通过钝化层相互完全分隔；本发明在金刚石MESFET的源栅漏电极边缘引入场板结构，有效的降低了电场集中效应，增大了器件的耐压特性，有效减弱器件源、栅、漏边缘的电场集中现象，提高了器件击穿电压性能。
- 一种用于半导体功率器件的终端-201821240990.6
- 缪志平 - 盛廷微电子（深圳）有限公司
- 2018-08-02 - 2019-04-26 - H01L29/40
- 本实用新型提供一种用于半导体功率器件的终端，该用于半导体功率器件的终端包括：集电极、基区、多个场限环以及多个与所述场限环对应的场板组，所述场板组包括相互电性连接的第一多晶硅场板和金属场板，所述第一多晶硅场板、所述金属场板依次位于所述场限环的上方，所述第一多晶硅场板和所述金属场板均与所述场限环电性连接，所述金属场板覆盖所述第一多晶硅场板。本实用新型的用于半导体功率器件的终端，能够提高击穿电压以及减小场板边缘的尖峰电场。
- 专利分类
