[发明专利]半导体存储装置及存储器控制器有效
| 申请号： | 201410454147.8 | 申请日： | 2014-09-05 |
| 公开（公告）号： | CN104934060B | 公开（公告）日： | 2019-09-17 |
| 发明（设计）人： | 白川政信 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06;G11C16/14;G11C16/26 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 张世俊 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种可提高动作性能的半导体存储装置及存储器控制器。实施方式的半导体存储装置(100)包括：多个串单元SU，其是积层多个存储单元而成并且是NAND串的集合；区块BLK，其包含多个串单元SU，成为数据的抹除单位；以及寄存器(122)，其针对每个串单元SU保持抹除特性信息。寄存器(122)可将抹除特性信息输出至存储器控制器(200)。 | ||
| 搜索关键词： | 半导体存储装置 存储器控制器 抹除 特性信息 寄存器 存储单元 积层 区块 集合 输出 | ||
【主权项】：
1.一种半导体存储装置，其特征在于包括：多个串单元，其是积层多个存储单元而成并且是NAND串的集合；区块，其包含多个所述串单元，成为数据的抹除单位；以及寄存器，其针对每个所述串单元保持抹除特性信息；并且所述寄存器可将所述抹除特性信息输出至存储器控制器；所述寄存器包含寄存器单元，所述寄存器单元的个数是与1个所述区块中的所述串单元的数量一致。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410454147.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种成型分子筛催化剂及其制备方法和应用
- 下一篇：形状自适应的乘客安全气囊
- 同类专利
- 驱动非易失性存储器装置的方法-201410643554.3
- 郭东勋;朴起台 - 三星电子株式会社
- 2014-11-06 - 2019-11-12 - G11C16/06
- 本发明公开了一种驱动非易失性存储器装置的方法，该方法包括步骤：通过关于非易失性存储器单元执行第一编程循环使非易失性存储器单元的阈电压正向漂移；然后，使非易失性存储器单元的阈电压逆向漂移；以及通过关于非易失性存储器单元执行第二编程循环使非易失性存储器单元的阈电压再次正向漂移。
- 电压调节器、存储器控制器及其电压供应方法-201410748017.5
- 庾成敏;金大容;金柱和 - 三星电子株式会社
- 2014-12-09 - 2019-11-08 - G11C16/06
- 本发明提供了电压调节器、存储器控制器及其电压供应方法。本发明构思的存储器控制器可包括：工作调节器，其被配置为在工作模式下进行操作并且在睡眠模式下不工作；工作逻辑部，其被配置为接收驱动电压；电力选通开关，其被配置为在工作模式的瞬变状态之后将工作调节器连接至工作逻辑部，所述瞬变状态为工作模式的初始时间段；以及充电电路，其被配置为在所述瞬变状态期间为工作逻辑部充电。
- 数据传送电路和包括数据传送电路的存储器-201310729096.0
- 林相吾 - 爱思开海力士有限公司
- 2013-12-25 - 2019-11-08 - G11C16/06
- 一种数据传送电路，包括：多个第一线；第二线，适用于从所述第一线之中选中的第一线接收数据；第三线，适用于将数据传送至所述第一线之中选中的第一线；多个驱动单元，每个驱动单元适用于在第一操作中基于来自对应的第一线的数据来驱动所述第二线；以及多个连接单元，每个连接单元适用于在第二操作中在所述对应的第一线被选中时将第三线耦接到所述对应的第一线。
- 非易失性半导体存储装置及其控制方法-201510505239.9
- 长富靖 - 东芝存储器株式会社
- 2012-03-05 - 2019-11-05 - G11C16/06
- 本发明提供非易失性半导体存储装置及其控制方法。该非易失性半导体存储装置具有存储器单元阵列和控制电路。存储器单元阵列包括：构成为能够保持多个阈值电压分布的多个存储器单元；和共同连接于多个存储器单元的栅的多条字线。控制电路在执行了对存储器单元施加至少一部分为负的阈值电压分布从而删除存储器单元的数据的删除工作后，执行对存储器单元施加正的多种阈值电压分布中的最低的阈值电压分布的多次第一写入工作。控制电路，在多次第一写入工作的执行时、从控制器接受执行除了删除工作和第一写入工作以外的其他的工作的第一执行指令的情况下，在多次第一写入工作之间执行其他的工作。
- 存储器元件及其操作方法-201510242137.2
- 吕函庭;张国彬 - 旺宏电子股份有限公司
- 2015-05-13 - 2019-11-05 - G11C16/06
- 本发明提供了一种操作包含多个存储单元区块的NAND阵列的方法，其中每一个存储单元区块包括多个NAND串行，每一个NAND串行具有通道线位于第一串行选择开关和第二串行选择开关之间，这些NAND串行共享位于第一串行选择开关和第二串行选择开关之间的一组字线，此方法包括：通过第一选择开关施加通道侧向抹除偏压于NAND串行的通道线；施加字线侧向抹除电压于该组字线中的被选择子集，藉以在耦接至被选择子集的多个存储单元中诱发隧穿；以及抑制耦接至位于该组字线中未被选择子集的多个存储单元中的隧穿；其中被选择子集和未被选择子集分别具有大于一的多条字线。
- 存储器存储模块和传感器模块的整合架构-201510008228.X
- 游明正;李旻翰;卓兴国 - 矽统科技股份有限公司
- 2015-01-08 - 2019-11-05 - G11C16/06
- 一种存储器存储模块和传感器模块的整合架构，其包含一传感器控制器、一嵌入式存储器存储装置控制器、一微控制器和一非易失性存储器。通过将所述传感器控制器和所述嵌入式存储器存储装置控制器整合为共用相同的微控制器和相同的非易失性存储器，因而降低生产成本及封装的复杂度。
- 半导体存储装置-201410037838.8
- 金珪圣 - 爱思开海力士有限公司
- 2014-01-26 - 2019-11-01 - G11C16/06
- 一种半导体存储装置包括：驱动电流控制块，被配置为感测虚设存储器元件的电阻值，以及产生写入驱动器控制信号；以及写入驱动块，被配置为响应于写入驱动器使能信号和写入驱动器控制信号而将驱动电压提供至存储器单元阵列。
- 快闪存储器与增进快闪存储器可靠性的方法-201510739859.9
- 颜定国;许增钜;张尚文;陈建隆 - 华邦电子股份有限公司
- 2015-11-04 - 2019-11-01 - G11C16/06
- 本发明提供一种快闪存储器与增进快闪存储器可靠性的方法。一种增进快闪存储器可靠性的方法，包括在写入期间，通过字线、位线及参考位准线，分别施加第一开启电压、第一电压及第二电压至晶体管的栅极结构、第一源/漏极和第二源/漏极，以对快闪存储器单元执行写入动作；于写入期间之后的测试期间，通过字线、位线及参考位准线，分别施加第二开启电压、第三电压及第四电压至晶体管的栅极结构、第一源/漏极和第二源/漏极，以执行测试动作；其中，第一开启电压大于第二开启电压、第一电压大于第二电压，且第四电压大于第三电压。通过实施本发明，可增进快闪存储器的可靠性，防止快闪存储器的制造良品率下降。
- NAND Flash存储系统保存期间数据分步加重方法-201510868174.4
- 潘立阳;麻昊志;高忠义 - 清华大学;清华大学深圳研究生院
- 2015-12-01 - 2019-10-29 - G11C16/06
- 本发明公开了一种NAND Flash存储系统保存期间数据分步加重方法，该加重方法包括以下步骤：在NAND Flash存储器写入数据之后，判断写入数据所在数据块是否被写满，以及判断数据块是否属于高磨损块；如果数据块被写满且属于高磨损块，则对数据块进行标记，并记录数据更新时间；在数据期间，查询被标记的数据块上一次数据加重操作的实施时间，并判断实施时间是否达到预设时间间隔；如果实施时间达到所述预设时间间隔，则对被标记的数据块进行数据加重，并更新数据加重操作实施时间。该保存期间数据分步加重方法，可以减少数据保持错误率，提升数据存储可靠性。
- NAND Flash存储系统高磨损区域数据预加重方法-201510866902.8
- 潘立阳;麻昊志;高忠义 - 清华大学;清华大学深圳研究生院
- 2015-12-01 - 2019-10-29 - G11C16/06
- 本发明公开了一种NAND Flash存储系统高磨损区域数据预加重方法，该方法包括以下步骤：在NAND Flash存储器写入数据之后，判断写入数据所在数据块是否被写满；如果数据块已经被写满，查询该数据块的磨损程度信息；根据磨损程度信息判断该数据块是否属于高磨损块；如果数据块属于高磨损块，则对该数据块进行数据预加重。本发明的NAND Flash存储系统高磨损区域数据预加重方法，可以减少高磨损区域存储单元数据保持期间由浮栅电荷损失所诱发的数据保持错误数量，提高数据保存可靠性。
- 非易失性存储器器件及其初始化信息读取方法-201811586144.4
- 李润烈;韩煜基 - 三星电子株式会社
- 2018-12-24 - 2019-10-25 - G11C16/06
- 公开了一种从非易失性存储器器件读取初始化信息的方法。在该方法中，当检测到加电时，非易失性存储器器件对源电压进行分压，以产生要在初始化信息读取操作中向未选字线提供的低读取通过电压。低读取通过电压被设置为在接地电压和源电压之间的至少一个电压。非易失性存储器器件允许基于加电在初始化信息读取操作中不对源电压进行泵浦。在初始化信息读取操作中，非易失性存储器器件向未选字线提供低读取通过电压，并且向选定字线提供读取电压，以读取存储器单元中存储的初始化信息。
- 两个电容器自参考的非易失性位单元-201410085130.X
- S·康纳;S·C·巴特林 - 德克萨斯仪器股份有限公司
- 2014-01-28 - 2019-10-25 - G11C16/06
- 一种片上系统(SOC)，其提供自参考非易失性位单元的存储器阵列。每个位单元包括两个串联在第一板线和第二板线之间的铁电电容器，从而在两个铁电电容器之间形成节点Q。第一板线和第二板线被配置为当位单元位单元没有被访问时提供近似等于第一电压的电压。耦合到节点Q的钳位电路。第一读电容器经由第一控制信号控制的传输器件耦合到位线。第二读电容器经由第二控制信号控制的另一个传输器件耦合到位线。感测放大器耦合在第一读电容器和第二读电容器之间。
- 存储器阵列-201410465834.X
- 杨光军 - 上海华虹宏力半导体制造有限公司
- 2014-09-12 - 2019-10-25 - G11C16/06
- 本发明公开了一种存储器阵列，该存储器阵列包括多个基本单元阵、字线组及位线组，每个基本单元阵包括2×2个存储单元对，字线组包括字线WL
、第一控制栅线CG0 、第二控制栅线CG1 ，位线组包括位线BL<3k>、BL<3k+1>和BL<3k+2>，该多个基本单元阵在列行方向依次由该位线组和字线组级联，各列的基本单元阵和其他列没有关联，本发明列方向每一组存储单元和其他组存储单元没有关联，读出时只要处理本组存储单元的电流即可，译码简单，适合Native卡的开发。
- 一种电压转换的控制方法、装置和一种快闪存储器-201410842089.6
- 刘铭;邓龙利;张建军 - 北京兆易创新科技股份有限公司
- 2014-12-30 - 2019-10-18 - G11C16/06
- 本发明公开了一种电压转换的控制方法、装置和一种快闪存储器，该电压转换控制方法包括：获取存储阵列中待编程存储单元的电压；判断所述待编程存储单元中的电压为高电压还是低电压；当判定所述待编程存储单元中的电压为低电压时，将所述电压直接切换为第一高电压；当判定所述待编程存储单元中的电压为高电压时，将所述电压直接切换为第二高电压。本发明通过判断待编程存储单元的电压，当电压为低电压时，直接将低电压切换为第一高电压，或者当电压为高电压时，直接将高电压转换为第二高电压，实现对待编程存储单元的编程。本发明具有提高快闪存储器擦写效率的有益效果。
- 高可靠性非易失性半导体存储装置及其数据抹除方法-201510062510.6
- 白田里一郎 - 华邦电子股份有限公司
- 2015-02-06 - 2019-10-11 - G11C16/06
- 本发明提供一种抑制因数据重写造成的可靠性的劣化的非易失性半导体存储装置及其数据抹除方法。本发明的快闪存储器的抹除方法包括：将控制栅极保持为0V，对P井(14)施加高电压的抹除脉冲(Ps)，由此从浮动栅极使电子释放至P井(14)后，再次将控制栅极保持为0V，将电压比抹除脉冲(Ps)低的弱抹除脉冲(Pw)施加至P井(14)。
- 半导体装置的缓冲电路-201410687862.6
- 黄珍夏 - 爱思开海力士有限公司
- 2014-11-25 - 2019-10-08 - G11C16/06
- 一种半导体装置的缓冲电路包括：感测电路，其被配置成根据数据选通信号来感测输入信号，产生锁存控制信号，将锁存控制信号提供在节点处，以及响应于时钟信号来去除节点的寄生成分；以及锁存电路，其被配置成响应于锁存控制信号来产生并锁存输出数据。
- 高压开关电路和包括高压开关电路的非易失性存储器-201510005339.5
- 权兑辉;朴镇寿 - 爱思开海力士有限公司
- 2015-01-06 - 2019-10-08 - G11C16/06
- 一种高压开关电路包括：高压开关，其适于响应于控制节点的电压来将输入端子的电压传送至输出端子；第一晶体管，其适于响应于反相的激活信号来将第一节点与控制节点电连接；第二晶体管，其适于响应于激活信号来将第一高压供应至第一节点；第三晶体管，其与第二晶体管并联连接，并且可响应于控制节点来操作；放电晶体管，其适于将控制节点放电；以及第一电平移位器，其适于改变初步激活信号的摆动电平，并且产生激活信号和反相的激活信号。
- 非易失性位单元阵列中的信号电平转换-201410085138.6
- S·C·巴特林;S·康纳 - 德克萨斯仪器股份有限公司
- 2014-01-28 - 2019-10-08 - G11C16/06
- 本发明涉及非易失性位单元阵列中的信号电平转换。一种片上系统(SoC)包括被配置为在较低电源电压上工作的一个或更多个核逻辑块和被配置为在较高电源电压上工作的存储器阵列。存储器中的每个位单元具有串联连接在第一板线和第二板线之间的两个铁电电容器以形成节点Q。响应于较低电源电压通过激活写驱动器以提供数据位电压，从而将数据位电压传输到节点Q。通过激活耦合至所选位单元的节点Q上的感测放大器以使感测放大器感测所述节点Q上的数据位电压，并将节点Q上的数据位电压提高到所述较高电源电压作为响应，从而升高节点Q上的数据位电压。
- 半导体器件-201410743142.7
- 金贵东 - 爱思开海力士有限公司
- 2014-12-08 - 2019-10-01 - G11C16/06
- 本发明涉及一种半导体器件，其可以包括非易失性存储单元、选择信号生成单元、多个存储单元和时钟阻断单元。所述选择信号生成单元适于使用时钟生成多个选择信号；所述多个存储单元适于分别响应于所述多个选择信号存储从所述非易失性存储单元传送的数据；以及所述时钟阻断单元适于当从所述非易失性存储单元传送的数据与存储在所述多个存储单元中的数据相同时，阻断输入至所述选择信号生成单元的时钟。
- 用于初始化通道的3D半导体装置-201410342641.5
- 高在范 - 爱思开海力士有限公司
- 2014-07-17 - 2019-10-01 - G11C16/06
- 一种半导体装置包括形成有预定数目个通道的多个层叠裸片。所述半导体装置还包括被配置成将未与层叠裸片电耦接的通道初始化的基底裸片。
- 半导体存储装置及存储器系统-201480049489.X
- 吉原正浩;安彦尚文 - 东芝存储器株式会社
- 2014-08-22 - 2019-10-01 - G11C16/06
- 以低电压而不使可靠性下降地进行数据读取。感测放大器具备：存储器串，其包括存储器单元；位线，其与存储器串的一端电连接；和感测放大器，其与位线电连接而进行感测。感测放大器具有：第一晶体管，其一端连接于位线的电流路径上的第一节点，且另一端与第二节点电连接；第二晶体管，其电连接于第二节点与感测节点之间；和第三晶体管，其栅连接于第一节点，且其电连接于第二节点与能调整电压的第三节点之间。
- 存储器、存储器系统及存储器控制方法-201410443555.3
- 寺田晴彦;阪井塁;足立直大 - 索尼公司
- 2014-09-02 - 2019-09-27 - G11C16/06
- 本发明公开了存储器、存储器系统及存储器控制方法。所述存储器包括：保存数据的缓冲器；频带转换单元，将被用于在频带转换单元与保存数据的缓冲器之间数据传输的内部数据总线的频带转换为比被用于在频带转换单元与存储器控制器之间数据传输的外部数据总线的频带更宽的频带；及存取控制单元，在由于内部数据总线的频带与外部数据总线的频带之间的差而在内部数据总线中出现的等待时间期间，使用缓冲器控制对存储单元的存取。
- 存储器装置及其数据擦除方法-201410782471.2
- 张国彬 - 旺宏电子股份有限公司
- 2014-12-16 - 2019-09-27 - G11C16/06
- 本发明公开了一种存储器装置及其数据擦除方法，该存储器装置包括一第一存储单元串以及一第二存储单元串。该第一存储单元串耦接至一第一位线以及多条字线。该第二存储单元串耦接至一第二位线以及这些字线。当这些字线被施加一擦除电压，该第一位线被施加一第一电压以擦除储存于该第一存储单元串上的数据，该第二位线被施加一第二电压，使该第二存储单元串被设为浮接。
- 电阻式存储器件、其操作方法以及具有该电阻式存储器件的系统-201410277104.7
- 千浚豪 - 爱思开海力士有限公司
- 2014-06-19 - 2019-09-27 - G11C16/06
- 一种电阻式存储器件，包括：存储器单元阵列，包括多个电阻式存储器单元；地址解码器，适于对地址信号进行解码并且选择电阻式存储器单元；读/写控制电路，适于将数据编程至存储器单元阵列或从存储器单元阵列读取数据；电压发生器，适于产生操作电压并且将操作电压提供至地址解码器；以及控制器，适于响应于写入命令和多个写入数据而控制地址解码器、读/写控制电路和电压发生器以执行写入操作。
- 在单元之下具有页缓冲器单元的非易失性存储器件-201410584878.4
- 吴星来;金东赫 - 爱思开海力士有限公司
- 2014-10-27 - 2019-09-24 - G11C16/06
- 本发明提供一种非易失性存储器件，其包括：单元阵列；分布式页缓冲器，其包括设置在单元阵列之下的多个页缓冲器单元，多个页缓冲器单元具有一定尺寸；以及分布式页缓冲器控制电路，其包括多个页缓冲器控制电路单元，每个页缓冲器控制电路单元布置在对应的页缓冲器单元的一侧，并且配置成控制对应的页缓冲器单元的操作，多个页缓冲器控制电路单元中的每个页缓冲器控制电路单元具有预定尺寸。通过本发明的方案，在提高非易失性存储器件的集成度和容量的同时解决了在非易失性存储器件中没有充足的面积来布置外围电路这一技术问题。本发明可以在半导体器件中得到应用。
- 存储器装置与其操作方法-201510261368.8
- 何信义;龙翔澜;简维志;陈土顺;陈嘉荣 - 旺宏电子股份有限公司
- 2015-05-21 - 2019-09-24 - G11C16/06
- 本发明公开了一种存储器装置与其操作方法，该存储器装置的操作方法包括下列步骤：执行编程操作以将原始数据写入至存储器装置中的第一存储器阵列；验证第一存储器阵列中的原始数据，并依据验证结果而决定是否产生写入讯号；依据原始数据产生错误校正码，并将错误校正码与写入地址暂存在存储器装置中的缓冲电路；以及，当写入讯号被产生时，将缓冲电路中的错误校正码与写入地址写入至存储器装置中的第二存储器阵列。
- 一种Flash芯片-201510419718.9
- 苏志强;丁冲;陈立刚;谢瑞杰 - 北京兆易创新科技股份有限公司
- 2015-07-16 - 2019-09-17 - G11C16/06
- 本发明公开了一种Flash芯片，该Flash芯片包括多个复用接口和多个专用接口；其中，所述复用接口能够兼容SPI类型的NAND Flash和ONFI类型的NAND Flash中功能相对应的接口；所述专用接口对应于ONFI类型的NAND Flash中除所述功能相对应的接口之外的其他接口；通过采用不同的封装方式，所述Flash芯片被封装为SPI类型的NAND Flash，或者ONFI类型的NAND Flash。本发明可以在同一个芯片内实现SPI类型的NAND Flash或者ONFI类型的NAND Flash，从而降低生产成本，并且通过端口复用的方式能够控制芯片的面积，节约芯片成本。
- 半导体存储装置及存储器控制器-201410454147.8
- 白川政信 - 东芝存储器株式会社
- 2014-09-05 - 2019-09-17 - G11C16/06
- 本发明提供一种可提高动作性能的半导体存储装置及存储器控制器。实施方式的半导体存储装置(100)包括：多个串单元SU，其是积层多个存储单元而成并且是NAND串的集合；区块BLK，其包含多个串单元SU，成为数据的抹除单位；以及寄存器(122)，其针对每个串单元SU保持抹除特性信息。寄存器(122)可将抹除特性信息输出至存储器控制器(200)。
- 包括多级感测的存储器单元-201910104693.1
- B·奎尔巴赫;C·康纳 - 英特尔公司
- 2019-02-01 - 2019-09-13 - G11C16/06
- 半导体装置的实施例可以包括用于将多级存储器的存储器单元的模拟电压电平转换为多比特数字值，并且基于多比特数字值来确定存储器单元的单比特值的技术。一些实施例还可以包括用于跟踪对存储器单元的存取的时间历史超过10秒的持续时间，并且基于多比特数字值和时间历史来确定存储器单元的单比特值的技术。公开并要求保护其他实施例。
- 非易失性存储器设备、具有其的存储器系统及其读取方法-201410301698.0
- 南尚完;朴起台;朴贤郁;李栽均 - 三星电子株式会社
- 2014-06-27 - 2019-09-10 - G11C16/06
- 一种读取非易失性存储器设备的方法，包括：向非易失性存储器设备的被选字线施加读取电压；向非易失性存储器设备的未被选字线施加读取通过电压；感测连接到被选字线的存储单元的状态；以及在感测之后向被选字线施加读取通过电压。
- 专利分类
