[发明专利]一种半导体器件及其制造方法

摘要

本发明提供一种半导体器件及其制造方法，涉及半导体技术领域。本发明的半导体器件包括半导体衬底；位于所述半导体衬底上的栅极；位于所述栅极两侧的半导体衬底上的源极和漏极；位于所述栅极与所述半导体衬底之间的栅绝缘层；其中，所述栅极在其底部靠近所述源极和漏极的位置形成有内凹结构。本发明的半导体器件，由于栅极在其底部靠近源极和漏极的两侧形成有内凹结构，减小了栅极与源极、漏极的交叠面积，因而可以有效抑制寄生电容；并且，这一栅极结构可以优化离子注入的界面，更好地避免短沟道效应。本发明的半导体器件的制造方法，可以用于制造上述的半导体器件，其制造的半导体器件同样具有上述优点。

主权项

一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供半导体衬底，在所述半导体衬底上依次形成包括第一牺牲层、第二牺牲层、第三牺牲层和第四牺牲层的叠层结构；步骤S102：刻蚀形成贯穿所述叠层结构的凹槽；步骤S103：在所述凹槽内形成第一临时侧壁材料层，其中，所述第一临时侧壁材料层的高度低于拟形成的栅极的高度；步骤S104：在所述第一临时侧壁材料层上形成第二临时侧壁材料层；步骤S105：刻蚀所述第二临时侧壁材料层和第一临时侧壁材料层，在所述凹槽的内侧形成两个相对的第二临时侧壁以及位于其下方的两个相对的第一临时侧壁，其中，所述第一临时侧壁之间的第一临时材料层被完全去除，之后刻蚀去除位于所述第一临时侧壁之间的一部分所述半导体衬底，以提升后续形成的栅绝缘层的绝缘作用；步骤S106：去除所述第二临时侧壁，并在所述凹槽内依次形成栅绝缘层和栅极，其中，所述栅绝缘层低于所述第一临时侧壁，所述栅极高于所述第一临时侧壁且高出的部分延伸至所述第一临时侧壁的正上方，所述栅极在其底部靠近后续形成的源极和漏极的两侧具有内凹结构，以有效抑制寄生电容且在后续进行离子注入时避免短沟道效应。