[发明专利]相变存储器、其底部接触结构及其各自制作方法有效
| 申请号： | 201210053852.8 | 申请日： | 2012-03-02 |
| 公开（公告）号： | CN103296201A | 公开（公告）日： | 2013-09-11 |
| 发明（设计）人： | 李莹;吴关平 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L45/00 | 分类号： | H01L45/00 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种相变存储器底部接触结构的制作方法，包括：提供至少形成有包埋在第一介电层中的导电插塞的半导体衬底；在导电插塞及第一介电层上形成第二介电层；形成暴露部分导电插塞的沟槽；在第二介电层、沟槽内淀积导电层；利用光刻工艺在沟槽外的导电层上定义出垂直沟槽的条状区域，保留位于导电插塞及该条状区域上的导电层，去除其它区域的导电层；在沟槽内填充第三介电层，并CMP去除沟槽外的第三介电层及导电层。本发明还提供了上述方法形成的相变存储器底部接触结构以及相变存储器的结构及其制作方法。采用本发明的技术方案，实现了在45nm工艺下，制作小于45nm的相变层底部接触结构。 | ||
| 搜索关键词： | 相变 存储器 底部 接触 结构 及其 各自 制作方法 | ||
【主权项】：
一种相变存储器底部接触结构的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上至少形成有包埋在第一介电层中的导电插塞；在所述导电插塞、及第一介电层上至少形成第二介电层；利用光刻、刻蚀在所述第二介电层内形成暴露部分所述导电插塞的沟槽；在所述第二介电层、沟槽内淀积导电层；利用光刻工艺在所述沟槽外的导电层上定义出垂直沟槽的条状区域，保留位于所述导电插塞、及所述条状区域上的导电层，去除其它区域的导电层；在所述沟槽内填充第三介电层，并CMP去除沟槽外的第三介电层及导电层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210053852.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种全桥式逆变器驱动电路
- 下一篇：一种用于实验的微处理器及其实验方法
