[发明专利]具有本地数据线的存储器装置及其制造和操作方法有效

申请号：	200980105434.5	申请日：	2009-01-29
公开（公告）号：	CN101952957A	公开（公告）日：	2011-01-19
发明（设计）人：	沃纳·云林	申请（专利权）人：	美光科技公司
主分类号：	H01L21/8242	分类号：	H01L21/8242;H01L27/02;H01L27/108;G11C11/401;H01L21/02;H01L21/768;H01L27/105;H01L27/115;H01L27/24;H01L29/78
代理公司：	北京律盟知识产权代理有限责任公司 11287	代理人：	宋献涛
地址：	美国爱***	国省代码：	美国;US
权利要求书：	查看更多	说明书：	查看更多
摘要：	借助本地数据线(112)来避免或减小存储器装置中的全局数据线(114)的寄生电容。所述本地数据线可经由存取晶体管(126)且通过互连而连接到所述全局数据线，所述互连经由电容器板电极(156)中的孔口(158)将存储电容器(154)的下部电极连接到所述全局数据线。
搜索关键词：	具有本地数据线存储器装置及其制造操作方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

一种装置，其包含：鳍式场效应晶体管，其具有第一端子、第二端子和一个或一个以上栅极；本地数据线，其连接到所述第一端子；电容器板的至少一部分，其连接到所述第二端子；以及全局数据线，其通过所述电容器板连接到所述本地数据线。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/200980105434.5/，转载请声明来源钻瓜专利网。

同类专利

电容器及存储装置-201920446353.2
发明人：鲍锡飞 -专利权人：长鑫存储技术有限公司
申请日： 2019-04-03 - 公布日： 2019-10-25 - 主分类号： H01L21/8242
摘要：本公开是关于一种电容器及存储装置，所述电容器包括：基底、接触层、支撑层、第一电极、第二电极和介质层；接触层设于所述基底，所述接触层包括至少一个接触区，各所述接触区远离所述基底的表面具有至少两级阶梯结构；支撑层设于所述基底，并且覆盖所述接触层，所述接触层上形成有一一对应的露出各所述接触区的容置孔；第一电极形成于所述容置孔内，并且和对应的所述接触区的所述阶梯结构接触；第二电极和所述第一电极相对设置；介质层形成于所述第一电极和第二电极之间。

单元接触结构与存储器-201920570982.6
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2019-04-24 - 公布日： 2019-10-25 - 主分类号： H01L21/8242
摘要：本公开是关于一种单元接触结构与存储器。该单元接触结构包括衬底、介质层、半导体层和导电层，介质层设于所述衬底的表面上，所述介质层包括阵列状的单元孔洞，所述孔洞底部暴露所述衬底；半导体层设于所述孔洞内的所述衬底的表面上，所述半导体层远离所述衬底的一面为第一曲面；导电层设于所述半导体层的所述第一曲面上。本公开提供的单元接触结构，单元接触结构中的接触电阻较低。

存储器及其制备方法、半导体器件-201810322847.X
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-04-11 - 公布日： 2019-10-22 - 主分类号： H01L21/8242
摘要：本发明提供了一种存储器及其形成方法、半导体器件，所述方法包括在基底上形成位线之后，形成一间隔材料层在基底上，间隔材料层覆盖位线与基底，刻蚀间隔材料层以形成多个开口，开口暴露出有源区的漏极，且一个开口对准有源区的一个漏极，填充一存储节点接触材料在开口内，以形成存储节点接触，每一存储节点接触连接有源区中的一个漏极。本发明直接在与有源区的漏极相对准的基底上形成开口，在开口内形成存储节点接触，避免现有技术中对多晶硅刻蚀形成开口时所造成的缺陷，提高了最终形成的存储器的性能。

包括存储器的集成电路构造及用于形成其的方法-201910006581.2
发明人：祐川光成 -专利权人：美光科技公司
申请日： 2019-01-04 - 公布日： 2019-10-01 - 主分类号： H01L21/8242
摘要：本申请案涉及包括存储器的集成电路构造及用于形成其的方法。包括存储器的集成电路构造包括两个存储器单元阵列区域，所述两个存储器单元阵列区域在垂直横截面中具有横向地在其间的外围电路区域。所述两个存储器单元阵列区域个别地包括多个电容器，所述电容器个别地包括电容器存储节点电极、由所述多个电容器共享的共享电容器电极及所述电容器存储节点电极与所述共享电容器电极之间的电容器绝缘体。横向延伸绝缘体结构在所述垂直横截面中围绕所述电容器存储节点电极的横向外围且与所述电容器存储节点电极的个别者的顶部及底部垂直间隔开。

半导体元件及其制作方法-201710090300.7
发明人：陈品宏;郑存闵;蔡志杰;陈姿洁;张凯钧;吴佳臻;黄怡安;陈意维 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-02-20 - 公布日： 2019-09-17 - 主分类号： H01L21/8242
摘要：本发明公开一种半导体元件及其制作方法。制作半导体元件的方法包括：首先形成一浅沟隔离于一基底内，然后去除部分浅沟隔离以形成一第一凹槽，形成一遮盖层于第一凹槽内，形成一掩模层于遮盖层及基底上以及去除部分该罩层、部分该盖层以及部分浅沟隔离以形成一第二凹槽。

存储器阵列及其制造方法-201610595350.6
发明人：王国镇 -专利权人：美光科技公司
申请日： 2016-07-26 - 公布日： 2019-09-13 - 主分类号： H01L21/8242
摘要：本发明公开了一种存储器阵列，包含一半导体基材，具有多数个有源区及使多数个有源区彼此绝缘的浅沟道隔离结构，有源区沿着第一方向延伸；多数条沿着第二方向延伸的埋入字线，设于半导体基材中，各有源区与两条埋入字线相交，从而各有源区被分割成三部分：一位线接触区域和两个存储单元接触区域，其中第二方向不垂直于第一方向；多数条沿着第三方向延伸的埋入位线，设于半导体基材中且位于埋入字线上方，其中第三方向垂直于第二方向；以及一外延硅层，从各存储单元接触区域暴露出的侧壁及上表面延伸出来。

导体结构、电容器阵列结构及制备方法-201711373297.6
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2017-12-19 - 公布日： 2019-09-06 - 主分类号： H01L21/8242
摘要：本发明提供一种基于多晶硅制程的导体结构、电容器阵列结构及制备方法，导体结构制备包括：提供一基底，于基底中形成凹穴结构；于凹穴结构内形成导体填充结构，形成导体填充结构的材料源至少包含硅源及锗源，锗源中的锗原子作为硅源中硅原子聚集生长的晶核，以增大导体填充结构中的硅结晶粒度。通过上述方案，本发明提出了制造大晶粒多晶硅的方式，引入了作为硅晶粒聚集生长的晶核元素，如锗，使硅原子聚集进而加大结晶粒度，增加多晶硅结晶粒度可以减少晶界陷阱对载子的影响进而增加导电率，本发明还通过保护层的设置，防止导体填充结构中的锗对制程的影响，达到了导体填充结构与其他结构层之间的有效连接，进一步改善了导体填充结构的电学性能。

半导体元件及其制作方法-201710347829.2
发明人：张翊菁;张峰溢;李甫哲;陈界得 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-05-17 - 公布日： 2019-08-23 - 主分类号： H01L21/8242
摘要：本发明公开一种半导体元件及其制作方法。该制作半导体元件的方法为，首先提供一基底，该基底具有一存储单元区以及一周边区，然后形成一位线结构于该存储单元区以及一栅极结构于该周边区，并形成一层间介电层环绕该位线结构以及该栅极结构。接着形成一导电层于位线结构上，进行一第一光刻暨蚀刻制作工艺去除部分导电层以形成存储节点接触于位线结构两侧以及接触插塞于栅极结构两侧，形成一第一遮盖层于该存储单元区及该周边区并覆盖该位线结构以及该栅极结构，再进行一第二光刻暨蚀刻制作工艺去除存储单元区的部分第一遮盖层。

半导体元件及其制作方法-201710347199.9
发明人：张峰溢;李甫哲 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-05-17 - 公布日： 2019-08-13 - 主分类号： H01L21/8242
摘要：本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法为，首先形成一接触结构于一绝缘层内，其中接触结构包含一下半部设于绝缘层内以及一上半部设于部分下半部上方并延伸覆盖部分绝缘层。接着形成一介电层于下半部及上半部上，去除部分介电层以形成一第一开口暴露出部分上半部及部分下半部，之后再形成一电容于第一开口内并直接接触上半部及下半部。

存储器元件及其制造方法-201610015683.7
发明人：吴铁将 -专利权人：美光科技公司
申请日： 2016-01-11 - 公布日： 2019-07-30 - 主分类号： H01L21/8242
摘要：本发明公开了一种存储器元件及其制造方法。存储器元件包含基板、第一主动区域、第二主动区域、闸极结构以及覆盖层。第一主动区域及第二主动区域交替设置于基板内。闸极结构设置于基板内并介于第一主动区域以及第二主动区域之间。覆盖层位于闸极结构的上方，以在覆盖层以及闸极结构之间定义一空隙。借此，本发明的存储器元件，应用空隙作为闸极结构的盖子以取代通常结构内所使用的介电材料。因此，可有效降低主动区域之间的电容耦合，并改善单元接面电气情形及闸极引发汲极漏电流现象。此外，具有气态材料的空隙所提供的应力松弛功能，较填充固态材料的通常结构为佳。因此，可以改进存储器元件的性能。

存储器装置及其制造方法-201510814717.4
发明人：吴奇煌;陈佩瑜;陈品杉 -专利权人：华邦电子股份有限公司
申请日： 2015-11-23 - 公布日： 2019-07-26 - 主分类号： H01L21/8242
摘要：本发明提供一种存储器装置及其制造方法。该存储器装置，包括：基板，具有隔离槽及两个主动区，且每一主动区包括：第一字线、第二字线、源极区、第一漏极区及第二漏极区。存储器装置更包括第一绝缘层，部分填入隔离槽；第二绝缘层，设于第一字线以及第二字线之上；以及导电层，设于第一漏极区上、第二漏极区上以及隔离槽未被第一绝缘层覆盖的侧壁上。本发明亦提供此存储器装置的制造方法。通过实施本发明，可增加工艺宽裕度以及工艺良品率。

动态随机存取存储装置的制造方法-201510165414.4
发明人：田中义典;江明崇;颜懋祥 -专利权人：华邦电子股份有限公司
申请日： 2015-04-09 - 公布日： 2019-07-05 - 主分类号： H01L21/8242
摘要：本发明提供了一种动态随机存取存储装置的制造方法，包括在一基底上形成彼此隔开的两个掩膜层。在具有掩膜层的基底上顺应性形成一材料层，使材料层于掩膜层之间形成一凹陷区。在凹陷区的相对的侧壁上形成两个间隙壁，以在间隙壁之间定义出一第一区且在间隙壁与掩膜层之间定义出两个第二区。以掩膜层及间隙壁作为蚀刻掩膜进行多重蚀刻制造工艺，以在第一区及第二区的基底内对应形成一第一沟槽及两个第二沟槽，其中第一沟槽的深度深于第二沟槽的深度。在第一沟槽内填入一虚设栅极层及在第二沟槽内分别填入一栅极层。本发明可改善相邻存储装置之间字线干扰的现象。

一种半导体存储器的器件结构-201821441230.1
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-04 - 公布日： 2019-07-02 - 主分类号： H01L21/8242
摘要：本实用新型提供一种半导体存储器的器件结构，包括形成于半导体衬底中的有源区及浅沟槽隔离结构；半导体衬底内形成具有不同深度的第一、第二离子掺杂层；半导体衬底还具有形成于有源区内的第一、第二沟槽，第一、第二沟槽将有源区分为侧边源区和中间漏区；形成于第一沟槽、第二沟槽中的栅极组件，栅极组件与存储器字线一体成型；在形成有栅极组件的半导体衬底内还形成有位于中间漏区的第一离子掺杂层下方的第三离子掺杂层，用以调节晶体管沟道两侧的非对称长度；及形成于中间漏区的第一离子掺杂层上表面的引出组件，引出组件包括电接触中间漏区的位线接触和电接触所述中间漏区的位线的一种。通过本实用新型解决了现有存储器结构的漏电问题。

形成半导体器件的方法-201811463659.5
发明人：田炳焕;南象基 -专利权人：三星电子株式会社
申请日： 2018-12-03 - 公布日： 2019-06-18 - 主分类号： H01L21/8242
摘要：提供了一种形成半导体器件的方法。形成半导体器件的方法可以包括：在衬底上形成第一晶种图案；在所述第一晶种图案上形成第一纳米棒结构；以及形成围绕所述第一纳米棒结构的第一侧表面同时暴露所述第一纳米棒结构的第一上表面的模制结构。所述第一纳米棒结构可以包括顺序堆叠在所述第一晶种图案上的多个纳米棒。所述多个纳米棒可以包括从所述第一晶种图案生长的最下部的纳米棒和形成在所述最下部的纳米棒上的多个上部纳米棒。所述模制结构可以包括围绕所述最下部的纳米棒的第二侧表面的最下部的模制层和顺序堆叠在所述最下部的模制层上的多个上部模制层。所述多个上部模制层中的至少一个上部模制层由与另一上部模制层的材料不同的材料形成。

半导体器件-201610231158.9
发明人：山崎舜平;小山润;加藤清 -专利权人：株式会社半导体能源研究所
申请日： 2010-12-02 - 公布日： 2019-05-28 - 主分类号： H01L21/8242
摘要：本发明的半导体器件，包括源极线、位线、第一信号线、第二信号线、字线、并联连接在该源极线和位线之间的存储单元、电连接至该源极线和位线的第一驱动器电路、电连接至第一信号线的第二驱动器电路、电连接至第二信号线的第三驱动器电路、电连接至第二信号线的第三驱动器电路、以及电连接至字线的第四驱动器电路。该存储单元包括包含第一栅电极、第一源电极、以及第一漏电极的第一晶体管，包含第二栅电极、第二源电极、以及第二漏电极的第二晶体管、以及电容器。第二晶体管包括氧化物半导体材料。

半导体器件-201821770740.3
发明人：宛伟 -专利权人：长鑫存储技术有限公司
申请日： 2018-10-30 - 公布日： 2019-05-07 - 主分类号： H01L21/8242
摘要：本公开提供一种半导体器件，属于半导体技术领域。其中该半导体器件包括：半导体衬底，所述半导体衬底上定义出第一方向和第二方向，所述第一方向与所述第二方向具有不为零的夹角；第一隔离结构，位于所述半导体衬底中且沿所述第一方向分布；第二隔离结构和埋入式栅极字线结构，位于所述半导体衬底中且沿所述第二方向分布；其中所述第一隔离结构和所述埋入式栅极字线结构均是利用自对准技术形成。本公开由于埋入式栅极字线结构通过自对准技术实现，可以避免发生位置偏移，提升半导体器件的可靠度。

一种半导体结构-201821567112.5
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-21 - 公布日： 2019-04-12 - 主分类号： H01L21/8242
摘要：本实用新型提供一种半导体结构，其至少包括：半导体衬底(100)，半导体衬底上形成有多个间隔排布的有源区，有源区内形成多个埋入式栅极组件；位于衬底上方的第一隔离层；位于同一有源区内相邻的埋入式栅极组件之间的至少部分有源区和部分浅沟槽隔离结构上的具有第一宽度的位线接触节点；在位线接触节点上方形成的具有小于第一宽度的第二宽度的直线型位线。形成的直线型位线与位线接触节点良好接触并很好地避开电容接触区。上述半导体结构减少了位线形成过程中的光学邻近效应修正难度，降低了形成难度，同时有效减小位线中的寄生电阻。有利于存储器尺寸的缩小，同时保证存储器良好的功能性。

一种半导体存储器的器件结构及其制造方法-201811026817.0
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-04 - 公布日： 2019-03-12 - 主分类号： H01L21/8242
摘要：本发明提供一种半导体存储器的器件结构及其制造方法，该方法包括：于半导体衬底中形成有源区及浅沟槽隔离结构；对有源区进行两次离子植入以形成不同深度的第一、第二离子掺杂层；对有源区进行图形化刻蚀以形成第一、第二沟槽，第一沟槽、第二沟槽将有源区分为侧边源区和中间漏区；于第一、第二沟槽中形成与存储器字线一体成型的栅极组件；于上述结构上形成暴露出位于中间漏区的第一离子掺杂层的第一光刻图形；通过第一光刻图形对上述结构进行离子植入，以于中间漏区的第一离子掺杂层下方形成第三离子掺杂层，之后于中间漏区的第一离子掺杂层上表面形成引出组件。通过本发明解决了现有存储器结构的漏电问题。

动态随机存取存储器的有源区接触窗及其制造方法-201410803389.3
发明人：陈佩瑜;欧阳自明 -专利权人：华邦电子股份有限公司
申请日： 2014-12-22 - 公布日： 2019-01-11 - 主分类号： H01L21/8242
摘要：本发明提供一种动态随机存取存储器的有源区接触窗及其制造方法，其中的存储器有源区制造方法，包括在基板上形成导电层，覆盖接触窗区域与位线。上述动态随机存取存储器至少包括基板、基板内的隔离结构、经由隔离结构隔开的有源区、穿过有源区的埋入式字线以及基板上的位线，其中每一有源区包括多个接触窗区域。在形成导电层后，去除接触窗区域以外的上述导电层，以形成多个有源区接触窗，再于所述基板上形成绝缘层，覆盖有源区接触窗。

存储器及其形成方法、半导体器件-201710429105.2
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2017-06-08 - 公布日： 2018-12-18 - 主分类号： H01L21/8242
摘要：本发明提供了一种存储器及其形成方法、半导体器件。通过在位线和第一隔离层上形成具有开口的盖层，并利用开口去除部分第一隔离层，从而在位线的隔离屏障的作用下形成空腔，以自对准地界定出存储节点接触的形成区域，进而可在空腔中填充导电材料以构成存储节点接触。本发明的形成方法中，能够自对准地暴露出存储节点接触区，并自截断地在存储节点接触区上形成存储节点接触，减小存储节点接触区和存储节点接触之间的位移偏差以减小接触电阻。并且，在执行光刻工艺时，不会受到光刻工艺的精度限制，具有较大的光刻工艺窗口。

半导体存储器及其制造方法-201710406670.7
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2017-06-02 - 公布日： 2018-12-11 - 主分类号： H01L21/8242
摘要：本发明提供一种半导体存储器及其制造方法，所述半导体存储器包括：半导体衬底，形成有多个内存数组结构中的第一焊盘以及内存数组结构之外且位于所述第一焊盘外周的若干第二焊盘；双面电容器阵列，形成于所述第一焊盘上，所述双面电容器包括U型的第一导电层、电容介质以及第二导电层；及支架筒，形成于所述第二焊盘上，所述支架筒包括虚置孔以及在所述虚置孔內的U型截面的第一导电层。本发明以多重图案方法以及边界工艺强化的支撑架结构，制造出六方阵列排布的双面电容器，具有较大的高度与宽度比，可有效提高单位面积下的电容值，同时通过设计边际区域的掩膜图形，可以获得形貌良好的边际电容器结构，提高半导体存储器的存储能力及结构稳定性。

半导体元件及其制造方法-201510144098.2
发明人：詹耀富 -专利权人：旺宏电子股份有限公司
申请日： 2015-03-30 - 公布日： 2018-12-07 - 主分类号： H01L21/8242
摘要：本发明公开了一种半导体元件的制造方法。于基底上形成堆栈层。图案化堆栈层，以形成沿着第一方向延伸的多个堆栈结构，相邻的两个堆栈结构之间具有沿着第一方向延伸的沟道，每一沟道具有多个宽部和多个窄部。宽部沿着第二方向的最大宽度大于窄部沿着第二方向的最大宽度。形成电荷储存层，以覆盖宽部的底表面与侧壁及填满窄部。形成导体层，以填满宽部。另提供一种由上述方法所制成的半导体元件。

晶体管结构及存储器结构-201820678519.9
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-08 - 公布日： 2018-12-04 - 主分类号： H01L21/8242
摘要：本实用新型提供一种晶体管结构及存储器结构，包括：半导体衬底，具有位于半导体衬底内的沟槽结构；第一栅氧化层，位于沟槽结构的底部及侧壁；第二栅氧化层，位于第一栅氧化层表面，且位于沟槽结构底部的第二栅氧化层的厚度小于位于沟槽结构侧壁的第二栅氧化层的厚度；第一栅氧化层与第二栅氧化层共同构成一双层结构的栅氧化层；导电层，位于栅氧化层的底部及局部侧壁；填孔绝缘层，填充于沟槽结构内；半导体衬底还形成有源区和漏区，源区位于沟槽结构一侧的半导体衬底内，漏区位于沟槽结构另一侧的半导体衬底内。本实用新型的晶体管结构可以显著减小栅诱导漏极泄漏电流，进而提升器件的整体性能。

一种半导体储存器结构-201820792400.4
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-25 - 公布日： 2018-12-04 - 主分类号： H01L21/8242
摘要：本实用新型提供一种半导体储存器结构，该半导体储存器结构具备多重式的字线凹槽，字线是基于字线凹槽形成在衬底中，由于字线凹槽由深度不同的第一字线凹槽与第二字线凹槽水平连通而成，因此字线为非对称埋入式，利用该埋入式字线作为MOS管的栅极，可以增加MOS管源极与漏极之间的距离，从而使得MOS管具备更长的沟道，有效防止短沟道效应。本实用新型可以在同样的字线密度下增加字线与字线之间的有效距离，从而降低字线与字线之间的耦合。本实用新型中相邻两条字线的底端偏离方向相反，可以使得晶体管之间的耦合明显降低。

SiGe体区纵向1T-DRAM器件及其制造方法-201310035130.4
发明人：方雯;罗军;赵超 -专利权人：中国科学院微电子研究所
申请日： 2013-01-29 - 公布日： 2018-11-06 - 主分类号： H01L21/8242
摘要：本发明提供了一种基于SiGe能带工程的纵向纳米柱1T‑DRAM器件和阵列，采用了纵向的纳米柱晶体管，使用外延形成的叠层分别为沟道区和漏区，对沟道区和漏区的设计提供了大的空间，这对于1T‑DRAM性能的提升提供很多实施方案；同时，纵向晶体管的结构有利于SiGe沟道区的集成，采用外延SiGe做为沟道区，利用SiGe与Si价带的差，在沟道区制造了空穴的势阱，能有效提高1T‑DRAM的读取1状态与读取0状态间的电流差。

双面电容器结构及其制备方法-201810676961.2
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-06-27 - 公布日： 2018-10-30 - 主分类号： H01L21/8242
摘要：本发明提供一种双面电容器结构的制备方法，该方法包括：1）提供一半导体衬底，于半导体衬底上形成叠层结构，2）于叠层结构上形成图形化掩膜层，基于图形化掩膜层于叠层结构中刻蚀出多个电容孔；3）于电容孔的底部及侧壁形成下电极层；4）于步骤3）得到的结构上形成掩膜层，基于掩膜层于叠层结构上形成掩膜开口，开口暴露出电容孔的20%~60%内孔径面积，基于掩膜开口，去除牺牲层；5）于下电极层的内表面及外表面形成电容介质层，于电容介质层的外表面形成上电极层。本发明采用不同的开孔方式，通过控制电容开孔面积及使用支撑层刻蚀气体源，从而形成密度更密，机械强度更强且可保证电容值的双面电容器。

半导体存储器-201720907614.7
发明人：不公告发明人 -专利权人：睿力集成电路有限公司
申请日： 2017-07-25 - 公布日： 2018-09-11 - 主分类号： H01L21/8242
摘要：本实用新型提供一种半导体存储器，包括：半导体衬底，形成有多个内存数组结构中的第一焊盘以及内存数组结构之外且位于所述第一焊盘外周的若干第二焊盘；双面电容器阵列，形成于所述第一焊盘上，所述双面电容器包括双U型的第一导电层及第二导电层、电容介质以及第三导电层；及支架筒，形成于所述第二焊盘上，所述支架筒包括无电性功能的虚置孔。本实用新型以多重图案方法以及边界工艺强化的支撑架结构，制造出六方阵列排布的双U型下电极的双面电容器，具有较大的高度与宽度比，可有效提高单位面积下的电容值。

从半导体器件去除膜的方法-201310178003.X
发明人：徐晨祐;刘世昌;蔡嘉雄 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-05-14 - 公布日： 2018-08-31 - 主分类号： H01L21/8242
摘要：本发明实施例提供了一种形成半导体器件的方法、一种形成MRAM器件的方法以及一种形成半导体器件的方法。一个实施例是一种形成半导体器件的方法，该方法包括在第一层上方形成第二层，和对第二层实施第一蚀刻工艺以限定部件，其中第一蚀刻工艺在部件的表面上形成膜。该方法进一步包括对部件实施离子束蚀刻工艺，其中离子束蚀刻工艺从部件的表面去除膜。本发明还公开了一种从半导体器件去除膜的方法。

半导体存储装置以及其制作方法-201710061438.4
发明人：林哲平;王永铭;钟定邦;詹电鍼;詹书俨 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2017-01-26 - 公布日： 2018-08-03 - 主分类号： H01L21/8242
摘要：本发明公开一种半导体存储装置以及其制作方法。在具有多个主动区的半导体基底上形成多个存储节点接触，各存储节点接触与多个主动区中的至少一个接触，各存储节点接触具有一凹陷上表面，凹陷上表面的最高点与最低点之间于一垂直方向上具有一第一距离，凹陷上表面的最高点与存储节点接触的一底面于垂直方向上具有一第二距离，且第一距离与第二距离的比值介于30％至70％之间。通过具有凹陷上表面的存储节点接触，可降低形成于存储节点接触上的其他导电结构与存储节点接触之间的接触阻抗，由此改善半导体存储装置的电性操作状况。

金属-绝缘体-金属电容器形成技术-201480003629.X
发明人： M·J·科布林斯基;R·L·布里斯托尔;M·C·梅伯里 -专利权人：英特尔公司
申请日： 2014-01-16 - 公布日： 2018-07-27 - 主分类号： H01L21/8242
摘要：本发明公开了用于提供具有总体上波纹形的轮廓的MIM电容器的技术和结构。使用响应于处理(加热或其它适当刺激)而有效地创建图案的牺牲自组织材料来提供波纹形形貌，所述图案被转移到其中形成所述MIM电容器的电介质材料。所述自组织材料可以是例如一层定向自组装材料，其响应于加热或其它刺激而离析成两个交替的相，其中，然后可以相对于所述相的其中之一而有选择地蚀刻掉另一个相，以提供期望的图案。在另一种示例性情况下，所述自组织材料是在被加热时凝聚成隔离的岛的一层材料。如根据本公开内容将领会的，例如，可以使用所公开的技术来增大每单位面积的电容，可以通过蚀刻较深的电容器沟槽/洞来缩放面积。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]具有本地数据线的存储器装置及其制造和操作方法有效

专利文献下载