[发明专利]用于可编程逻辑器件的大型乘法器有效
| 申请号： | 200710194151.5 | 申请日： | 2007-12-05 |
| 公开（公告）号： | CN101196806A | 公开（公告）日： | 2008-06-11 |
| 发明（设计）人： | M·朗哈默尔;K·撒马林伽姆 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | G06F7/53 | 分类号： | G06F7/53;G06F7/50 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 赵蓉民 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 可编程逻辑器件中的多个专用处理模块，其包括乘法器和用于对这些乘法器的结果求和的电路，通过添加用于在求和前对乘法器结果进行移位的专用处理模块可选择电路，所述专用处理模块可被配置为较大的乘法器。在一个实施例中，这允许除最终求和之外的所有运算发生于专用处理模块中，而最终求和在可编程逻辑电路中进行。在另一个实施例中，额外的压缩和加法电路使得甚至最终求和也可在专用处理模块中进行。 | ||
| 搜索关键词： | 用于 可编程 逻辑 器件 大型 乘法器 | ||
【主权项】：
1.为了用于含有多个专用处理模块的可编程逻辑器件中，每个所述专用处理模块含有排列于四-乘法器单元中的至少四个n×n乘法器，执行3n×3n乘法运算的方法，所述方法包括：在所述四-乘法器单元中的第一个中利用四个所述n×n乘法器执行2n×2n乘法运算；在所述四-乘法器单元中的第二个中利用一个所述n×n乘法器执行n×n乘法运算；在所述四-乘法器单元中的第三个中执行第一和第二2n×n乘法运算，对每个所述2n×n乘法运算使用两个所述n×n乘法器；对每个所述2n×n乘法运算的第二部分积进行移位以使它与每个所述2n×n乘法运算的第一部分积对齐，以便在所述第三四-乘法器单元中进行求和；以及对来自所述第一、第二和第三四-乘法器单元的所述乘法运算的结果求和。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710194151.5/，转载请声明来源钻瓜专利网。
