[发明专利]集成电路以及用于制造集成电路的方法

摘要

集成电路，具有带有至少一个NDMOS晶体管(40)以及至少一个PDMOS晶体管(20)的器件区域(240)，以及衬底(60，60’，600，600’)，它通过电介质(50，50’，500，550)与器件区域(240)隔离，其中，器件区域(240)、电介质(50，50’，500，550)和衬底(60，60’，600，600’)在PDMOS晶体管(20)的第一区域(A₁，A₁’，200)中构成第一、归一化到面积单元(μm²)上的衬底电容(C₁，C₁₁，C₁₂)以及在NDMOS晶体管(40)的第二区域(A₂，400)中构成第二、归一化到该面积单元(μm²)上的衬底电容(C₂)，并且，其中，第一的、归一化到该面积单元(μm²)上的衬底电容(C₁，C₁₁，C₁₂)相对于第二、归一化到该面积单元(μm²)上的衬底电容(C₂)被减小。

主权项

1.集成电路，具有-一个具有至少一个NDMOS晶体管(40)以及至少一个PDMOS晶体管(20)的器件区域(240)，以及-一个衬底(60，60’，600，600’)，它通过一个电介质(50，50’，500，550)与该器件区域(240)隔离，其中，该器件区域(240)、该电介质(50，50’，500，550)和该衬底(60，60’，600，600’)在该PDMOS晶体管(20)的一个第一区域(A1，A1’，200)中构成一个第一、归一化到一个面积单元(μm2)上的衬底电容(C1，C11，C12)以及在该NDMOS晶体管(40)的一个第二区域(A2，400)中构成一个第二、归一化到该面积单元(μm2)上的衬底电容(C2)，并且其中，该第一、归一化到该面积单元(μm2)上的衬底电容(C1，C11，C12)相对于该第二、归一化到该面积单元(μm2)上的衬底电容(C2)被减小。