[发明专利]高速流水线中长延时多端口SRAM的快速访问方法无效
| 申请号： | 200610031667.3 | 申请日： | 2006-05-17 |
| 公开（公告）号： | CN1851824A | 公开（公告）日： | 2006-10-25 |
| 发明（设计）人： | 邓让钰;戴泽福;张明;陈海燕;马驰远;周宏伟;邢座程;蒋江;冀蓉;谈民;彭元喜;穆长富;衣晓飞 | 申请（专利权）人： | 中国人民解放军国防科学技术大学 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413;G11C8/00;G06F13/16 |
| 代理公司： | 国防科技大学专利服务中心 | 代理人： | 郭敏 |
| 地址： | 410073湖*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高速流水线中长延时多端口SRAM的快速访问方法，要解决的技术问题是提供一种对多端口SRAM的快速访问方法，提高数据的访问效率，提升流水线的总体性能。技术方案是设计一套时钟产生电路、SRAM端口选择器、SRAM存储体和出口寄存器组四个部分组成的多端口SRAM访问控制逻辑，采用这个访问控制逻辑对多端口SRAM进行访问。采用本发明可使SRAM访问流水化，有效降低数据访问延迟，提高存储带宽。 | ||
| 搜索关键词： | 高速 流水线 中长 延时 多端 sram 快速 访问 方法 | ||
【主权项】：
1.一种高速流水线中长延时多端口SRAM的快速访问方法，方法是设计 一套访问控制逻辑，采用这个访问控制逻辑对SRAM进行访问，其特征在 于所述访问控制逻辑是多端口SRAM访问控制逻辑，它由时钟产生电路、 SRAM端口选择器、SRAM存储体和出口寄存器组四个部分组成；假设n为 SRAM端口个数，这四个部分的设计方法分别是：
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科学技术大学，未经中国人民解放军国防科学技术大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610031667.3/，转载请声明来源钻瓜专利网。
- 上一篇：污染控制元件保持部件及污染控制装置
- 下一篇：自由空间MSM光电探测器组件
