[发明专利]半导体存储器件及其数据读取和写入方法无效

专利信息
申请号: 200510003962.3 申请日: 2005-01-05
公开(公告)号: CN1637947A 公开(公告)日: 2005-07-13
发明(设计)人: 李熙春;李月镇 申请(专利权)人: 三星电子株式会社
主分类号: G11C11/409 分类号: G11C11/409;G11C11/419
代理公司: 北京市柳沈律师事务所 代理人: 黄小临;王志森
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体存储器件,包括连接到局部数据线对的第一和第二全局数据线对,允许减小电流消耗并增加操作速度的降低了的预充电电压。还包括读出放大器,用于放大第二全局数据线对的数据并将放大后的数据输出到数据线,以及写入驱动器,用于在写入操作期间,将数据线的数据输出到第一全局数据线对。在第一和第二全局数据线对,以及局部数据线对和第一全局数据线对之间连接开关电路。该存储器件进一步包括第一全局数据线预充电电路,用于将第一全局数据线对预充电到第一电压值,以及第二全局数据线预充电电路,用于将第二全局数据线对预充电到第二电压值。
搜索关键词: 半导体 存储 器件 及其 数据 读取 写入 方法
【主权项】:
1.一种半导体存储器件,包括:通过预定开关部件连接到位线对的局部数据线对;连接到所述局部数据线对的第一和第二全局数据线对;第一全局数据线预充电电路,用于将所述第一全局数据线对预充电到第一电压值;第二全局数据线预充电电路,用于将所述第二全局数据线对预充电到第二电压值;连接在所述局部数据线对和第一全局数据线对之间的第一开关电路;连接在所述第一全局数据线对和第二全局数据线对之间的第二开关电路;读出放大器,用于放大所述第二全局数据线对的数据并将放大后的数据输出到数据线;以及数据输入电路,用于在写入操作期间,将所述数据线的数据输出到所述第一全局数据线对。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510003962.3/,转载请声明来源钻瓜专利网。

同类专利
  • 一种位线读取电路、存储器及电子设备-202210417231.7
  • 殷士辉;景蔚亮;季秉武;卜思童;王正波;廖恒 - 华为技术有限公司
  • 2022-04-20 - 2023-10-27 - G11C11/4091
  • 本申请提供了一种位线读取电路、存储器及电子设备。其中,该位线读取电路中,位线与铁电存储单元相连,铁电存储单元包括n个铁电电容和晶体管;灵敏放大器和预充电电路均分别与位线和参考线连接,第一开关连接于灵敏放大器与预充电电路之间的位线上,第二开关连接于灵敏放大器与预充电电路之间的参考线上。在读写阶段时,灵敏放大器正常工作,第一开关使灵敏放大器与预充电电路之间的位线断开,第二开关使灵敏放大器与预充电电路之间的参考线断开,从而位线可以被预充电电路拉到与铁电存储单元中未选中的铁电电容相同的电压,这样未选中的铁电电容的两端的电压就相同,从而可以降低铁电电容处于“半选”状态的时间。
  • 具有自校正的数字缓冲器装置-202210361378.9
  • 粘书瀚 - 晶豪科技股份有限公司
  • 2022-04-07 - 2023-10-24 - G11C11/4093
  • 具有自校正的数字缓冲器装置,其包括第一缓冲器电路、侦测电路和校正电路。第一缓冲器电路具有用于接收输入信号的缓冲器输入端及作为数字缓冲器装置的输出的缓冲器输出端。侦测电路包括至少一个第二缓冲器电路,用以接收至少一个参考信号并产生表示至少一个第二缓冲器电路的电路特性变异的至少一个侦测信号。至少一个第二缓冲器电路与第一缓冲器电路属于相同类型的缓冲器。校正电路具有用于接收输入信号的校正输入端和耦接于缓冲器输出端的校正输出端。校正电路用以根据输入信号与至少一个侦测信号来校正第一缓冲器电路以产生输出信号。
  • 存储电路的控制方法-202210348627.0
  • 汪瑛 - 长鑫存储技术有限公司
  • 2022-04-01 - 2023-10-24 - G11C11/409
  • 本公开实施例涉及半导体技术领域,提供一种存储电路的控制方法,包括:提供存储电路,存储电路包括多个特定存储单元,特定存储单元的一端耦接于位线,另一端耦接于电荷泵,记与电荷泵耦接的一端为测试端;控制测试端处于第一电位;选择至少一个特定存储单元为目标存储单元,剩余特定存储单元为背景存储单元,并在测试端处于第一电位的条件下对背景存储单元进行第一写入操作;在进行第一写入操作后,控制测试端处于第二电位,对目标存储单元进行第二写入操作,第二电位与第一电位不同;在进行第二写入操作后,控制测试端处于第一电位。本公开实施例至少有利于在保证目标存储单元中存储的电荷量处于预期值时,不影响背景存储单元中存储的电荷量。
  • 一种存储单元对、阵列、存储电路、电子设备及方法-202210298988.9
  • 王朝;王昭昊;冯家高;赵巍胜 - 北京航空航天大学
  • 2022-03-25 - 2023-10-03 - G11C11/4094
  • 本申请实施例提供一种存储单元对、阵列、存储电路、电子设备及方法,其中存储单元对包括:一对存储子单元以及一公共晶体管;每个存储子单元包括一独立晶体管和一存储元件;所述公共晶体管的控制极与一写字线耦接,其第一极和第二极各自耦接在一存储子单元的独立晶体管和存储元件之间。本发明通过公共晶体管与独立晶体管的串、并联,达到减小驱动电阻的目的,同时引入的公共晶体管合理布局于两个存储子单元之间的间隔处,在不增加面积的情况下,通过减小驱动电阻提升了存储单元的驱动能力。
  • 半导体存储装置-202210976223.6
  • 片冈秀之 - 铠侠股份有限公司
  • 2022-08-15 - 2023-10-03 - G11C11/4091
  • 实施方式提供能够削减动作电流的半导体存储装置。实施方式的半导体存储装置中,第1读出动作包括对第1导电层供给读出通过电压的第1读出通过电压供给动作、对第1导电层供给比读出通过电压小的读出电压的第1读出电压供给动作以及对第1导电层供给读出通过电压的第2读出通过电压供给动作。第2读出动作包括对与第1导电层相同或者不同的第2导电层供给读出电压的第2读出电压供给动作、和对第2导电层供给读出通过电压的第3读出通过电压供给动作。第1读出动作和第2读出动作被连续地执行,在从第2读出通过电压供给动作的执行中到第3读出通过电压供给动作结束为止的期间,将与第1导电层或者第2导电层不同的多个第1非选择导电层的电压维持为读出通过电压。
  • 非易失存储单元及其操控方法、非易失存储系统-202310783555.7
  • 童浩;温晋宇;王伦;缪向水 - 华中科技大学
  • 2023-06-28 - 2023-09-29 - G11C11/4091
  • 本发明公开了一种非易失存储单元及其操控方法、非易失存储系统,属于存储控制技术领域,非易失存储单元包括依次层叠的第一金属电极层、第一缓冲层、阈值开关层、第二缓冲层、第二金属电极层,第一缓冲层包含特定元素的单质或由多种特定元素组成的合金,特定元素为第Ⅲ族元素、第Ⅳ族元素中的任一种元素,第二缓冲层包含一种或多种电介质材料,阈值开关层为硫系半导体合金;非易失存储单元在施加正向电操作后具有较低的正向导通阈值电压Vth1、在施加负向电操作后具有较高的正向导通阈值电压Vth2,Vth1Vth2。通过引入不同材料的缓冲层,使阈值开关层的上下表面的表面态不同,从而增大在不同方向电操作下的阈值电压差异,提高大规模存储阵列的读取裕度。
  • 灵敏放大器及半导体存储器-202210284403.8
  • 周润发;季汝敏;杨宇 - 长鑫存储技术有限公司
  • 2022-03-22 - 2023-09-29 - G11C11/4091
  • 本公开提供一种灵敏放大器及半导体存储器,体偏置调节模块的第一输入端耦合第一N型晶体管的漏极,第二输入端耦合第二N型晶体管的漏极,第一输出端耦合第一P型晶体管的体端,第二输出端耦合第二P型晶体管的体端,控制端耦合使能信号。体偏置调节模块在接收到使能信号后,根据第一N型晶体管的漏极电压和第二N型晶体管的漏极电压的差异调节第一P型晶体管的体端电压和/或第二P型晶体管的体端电压,以调节第一P型晶体管的体偏置电压和/或第二P型晶体管的体偏置电压,以补偿第一N型晶体管的阈值电压或第二N型晶体管的阈值电压,减小第一N型晶体管和第二N型晶体管的阈值电压的失配,使得灵敏放大器有效放大位线和互补位线之间的电压差。
  • 用于DRAM的奇偶校验训练方法及存储器系统-201980002267.5
  • 谢博伟;詹佳谕;宣敬业;陈柔绫 - 联发科技股份有限公司
  • 2019-07-03 - 2023-09-29 - G11C11/409
  • 公开了一种用于动态随机存取存储器的奇偶校验训练方法,所述方法包括在所述动态随机存取存储器的写入操作中启用链路错误检查和纠正功能;以及将写入奇偶校验引脚的奇偶校验功能重新映射为数据反转功能、数据替换功能或者逻辑功能,其中通过所述写入奇偶校验引脚传输到所述动态随机存取存储器的数据用于指示对数据引脚的数据进行反转操作、逻辑操作或者替换操作。通过利用本发明,可以更好地进行动态随机存取存储器的奇偶校验训练。
  • 半导体器件、数据处理系统、数据读取方法以及数据读取程序-201811326029.3
  • 黄文壱;望月诚二;松原胜重;加谷俊之 - 瑞萨电子株式会社
  • 2018-11-08 - 2023-09-29 - G11C11/409
  • 本发明的实施例涉及半导体器件、数据处理系统、数据读取方法以及数据读取程序。本发明提供一种抑制处理延迟的半导体器件。该半导体器件配备有:多个读取单元,该多个读取单元读取在具有多个存储体的存储器中跨该多个存储体存储的数据;以及访问方法管理部分,当读取单元中的一个读取单元读取数据时,该访问方法管理部分根据除该一个读取单元之外的读取单元的操作情况,确定读取开始存储体编号为要开始读取的存储体编号,并且将所确定的读取开始存储体编号指示给该一个读取单元。
  • 用于DDR的跨时钟域电路、物理接口收发器与通信系统-202320318532.4
  • 张程 - 上海星思半导体有限责任公司
  • 2023-02-24 - 2023-09-29 - G11C11/409
  • 本申请提供了一种用于DDR的跨时钟域电路、物理接口收发器与通信系统。该跨时钟域电路包括第一FIFO模块、第二FIFO模块和合并模块。其中,第一FIFO模块,用于工作在DDR时钟的上升沿触发模式;第二FIFO模块,用于工作在DDR时钟的下降沿触发模式;合并模块,分别与第一FIFO模块和第二FIFO模块通信连接,合并模块用于对第一FIFO模块和第二FIFO模块的输出数据进行合并。本方案中通过在接收路上设置双FIFO模块来处理DDR数据,使得单FIFO模块的主频得到降低,保证了物理接口收发器的整体的功耗较低,以及提升了吞吐率,从而解决了现有技术中高吞吐量的DDR跨时钟域的功耗较高的技术问题。
  • 半导体存储器装置-201811515326.2
  • 吴星来 - 爱思开海力士有限公司
  • 2018-12-12 - 2023-09-26 - G11C11/4097
  • 一种半导体存储器装置,该半导体存储器装置包括层叠在基板上方的多条选通线和多条布线。多条选通线层叠在基板的设置在与第一方向交叉的第二方向上的第一单元阵列区域和第二单元阵列区域上方,并且被沟道结构穿过。多条布线层叠在基板的设置在第一单元阵列区域和第二单元阵列区域之间的间隔区域上方以及基板的在第一方向上设置在第一单元阵列区域和第二单元阵列区域以及间隔区域的两侧的第一联接区域上方。各条布线包括在第一方向上横穿间隔区域的线部分以及设置在第一联接区域上方的延伸部分。延伸部分的宽度大于线部分的宽度。
  • 半导体器件和包括半导体器件的半导体系统-201811450843.6
  • 姜栋皓;金镇昱;孙良旭 - 爱思开海力士有限公司
  • 2018-11-30 - 2023-09-22 - G11C11/409
  • 半导体器件包括延迟电路和列信号发生电路。延迟电路将写入信号延迟写入等待时间与突发操作时间之和以产生写入脉冲,将读取信号延迟以产生读取脉冲,以及产生从写入信号产生的时刻开始经过预定的时段之后被使能的预充电信号。当写入脉冲或读取脉冲输入至列信号发生电路时,列信号发生电路从芯片选择信号和命令/地址信号产生列信号。列信号是用于选择多个存储体中的一个中所包括的至少一个存储器单元的信号。
  • 输入输出端口的眼图优化装置和方法及其集成电路-201710944959.4
  • 请求不公布姓名 - 长鑫存储技术有限公司
  • 2017-09-30 - 2023-09-22 - G11C11/4099
  • 本发明提供一种输入输出端口的眼图优化方法和装置及其集成电路,其中,输入输出端口的眼图优化装置包括顺次连接并形成回路的控制单元、输出驱动电路、输入输出端口以及输入端电路,控制单元和输入端电路还连接于参考电压,控制单元用于产生多组随机数据,并控制每组随机数据输入回路进行自测试,以获得眼图的垂直轴数据,并根据眼图的垂直轴数据获得参考电压的优化值,本发明通过增加一个控制单元,利用集成电路内部产生的高速振荡信号实现自测试,节省测试时间和成本,实现眼图优化以及输出驱动的优化,提高效率。
  • 存储器设备及其操作方法-201910417613.8
  • 孙钟弼 - 三星电子株式会社
  • 2019-05-20 - 2023-09-19 - G11C11/4094
  • 包括连接到多个字线的多个存储器单元的存储器设备的操作方法,该操作方法包括:从外部设备接收第一激活命令,在接收第一激活命令之后从外部设备接收至少一个操作命令,在接收至少一个操作命令之后接收预充电命令,并且在接收预充电命令之后从外部设备接收第二激活命令。当至少一个操作命令不包括写入命令时,在从接收预充电命令的时间起经过第一预充电参考时间之后接收第二激活命令。当至少一个操作命令包括写入命令时,在从接收预充电命令的时间起经过第二预充电参考时间之后接收第二激活命令。
  • 电压产生电路、存储器装置和产生位线预充电电压的方法-201910813280.0
  • 徐宁焄;赵胜晛;申昌昊;李龙宰 - 三星电子株式会社
  • 2019-08-30 - 2023-09-19 - G11C11/4094
  • 公开电压产生电路、存储器装置和产生位线预充电电压的方法。一种存储器装置包括电压产生电路,电压产生电路包括偏移补偿器,偏移补偿器被配置为:接收参考电压和偏移代码,并将偏移代码链接到参考电压。电压产生电路包括比较器,比较器被配置为:将链接到偏移代码的参考电压与位线预充电电压进行比较并输出驱动控制信号。电压产生电路包括驱动器,驱动器被配置为:响应于驱动控制信号输出处于参考电压的目标电平的位线预充电电压。电压产生电路包括背景校准电路,背景校准电路被配置为:产生用于执行控制的偏移代码,使得目标短路电流流过输出位线预充电电压的驱动器的输出节点。
  • 存储器装置-202320220092.9
  • 柯文升;邱砚晟;洪哲民;吕易伦;吴瑞仁;张孟凡 - 台湾积体电路制造股份有限公司
  • 2023-02-15 - 2023-09-19 - G11C11/4091
  • 介绍一种包括存储器阵列及预充电选择电路的存储器装置。存储器阵列包括耦合至多条位元线及多条字元线的多个存储单元,其中所述多条字元线被配置成接收输入向量。预充电选择电路被配置成根据输入向量的值选择性地对所选择的位元线进行预充电。预充电选择电路被配置成判断输入向量的值是否小于预定义临限值,且因应于确定输入向量的值小于预定义临限值而产生栅控预充电信号以跳过对所选择的位元线进行预充电。
  • 一种列选择信号单元电路、位线感测电路及存储器-202010986823.1
  • 池性洙;王佳;汪瑛;金书延;张凤琴 - 长鑫存储技术有限公司
  • 2020-09-18 - 2023-09-15 - G11C11/4091
  • 本发明公开了一种列选择信号单元电路、位线感测电路及存储器,列选择信号单元电路包括:四个列选择单元;均包括4*N个输入输出端口、4*N个位线连接端口和一个控制端口;第一列选择单元和第四列选择单元的控制端口接第一列选择信号,第二列选择单元和第三列选择单元的控制端口接第二列选择信号,第一列选择单元和第三列选择单元的位线连接端口连接第一存储单元组的8*N条位线,第二列选择单元和第四列选择单元的位线连接端口连接第二存储单元组的8*N条位线,第一存储单元组和第二存储单元组相邻设置。本发明提供的技术方案,使得相邻两条位线连接到不同的感测放大器组,当相邻两条位线同时出现读取错误时,错误数据可以被检错纠错电路检测和纠正。
  • 集成电路-202011004212.9
  • 尚为兵;张凤琴 - 长鑫存储技术有限公司
  • 2020-09-22 - 2023-09-15 - G11C11/4096
  • 本发明实施例涉及半导体技术领域,公开了一种集成电路,所述集成电路包括:第一数据线组,所述第一数据线组包括阵列排布的多条本地数据线;第二数据线组,所述第二数据线组包括阵列排布的多条互补本地数据线,其中,多条所述互补本地数据线分别与多条所述本地数据线传输相位相反的信号;多个读取电路,响应于读取控制信号,用于在读操作期间读取所述本地数据线或所述互补本地数据线的信号,其中,多个所述读取电路分别与所述第一数据线组边缘的所述本地数据线电连接或与所述第二数据线组边缘的所述互补本地数据线连接。本发明提供的集成电路能够降低集成电路的功耗,以改善集成电路的性能。
  • 14T抗辐照的SRAM存储单元及基于此的电路模块、结构和芯片-202310483229.4
  • 赵强;李鹏飞;王浩宇;卢健杰;戴成虎;吴秀龙;彭春雨;蔺智挺;卢文娟 - 安徽大学
  • 2023-04-27 - 2023-09-12 - G11C11/4094
  • 本发明涉及一种14T抗辐照的SRAM存储单元及基于此的电路模块、结构和芯片。SRAM存储单元包括6个NMOS晶体管N1~N6和8个PMOS晶体管P1~P8。P1、P2、P5与P6作为上拉管,P3和P4作为下拉管,它们的状态分别由存储节点Q和QN控制。Q与QN通过N5与N6分别与位线BL和位线BLB电连接。冗余存储节点S0与S1通过P7与P8分别与位线BL和位线BLB电连接。本发明采用极性加固原理进行设计,保证了冗余存储节点S0、S1的稳定性,同时利用源隔离技术提升了存储节点Q、QB的稳定性。本发明的SRAM存储单元在写入数据的过程中,位线通过N5、N6、P7、P8同时向内部节点Q\QB与S0\S1写入数据,大大提高了单元的数据写入速度以及噪声容限,降低了存储单元的功耗。
  • 一种存储器数据写入方法、装置、存储介质和电子设备-202311016650.0
  • 亚历山大;刘睿 - 浙江力积存储科技有限公司
  • 2023-08-14 - 2023-09-12 - G11C11/4096
  • 本发明提供了一种存储器数据写入方法,包括:提供地址时钟,输入第一写命令信号;对第一写命令信号进行处理得到第二写命令信号;进行写前导生成数据时钟,所述数据时钟用于选通接收第一数据信号,所述数据时钟对所述第二写命令信号进行采样以确定第一数据信号开始接收;对第二写命令信号进行处理得到第三写命令信号,所述数据时钟最后的上升沿产生第三写命令信号以确定第一数据信号完成接收;将第一数据信号转换为第二数据信号交由地址时钟写入存储器中。能够提高时钟域转换的准确性。本发明还提供了一种存储器数据写入装置、存储介质和电子设备。
  • 一种三维存储器架构及其操作方法和存储器-202310998028.8
  • 亚历山大;蒋新淼 - 浙江力积存储科技有限公司
  • 2023-08-09 - 2023-09-12 - G11C11/4091
  • 本发明提供了一种三维存储器架构,包括:存储单元层,所述存储单元层包括存储阵列,所述存储阵列包括多个存储单元和多条位线,所述位线与多个存储单元相连接;逻辑控制层,所述存储单元层沿竖直方向堆叠在所述逻辑控制层上;其中,所述逻辑控制层包括检测放大器,所述检测放大器的两端分别通过硅通孔与所述位线连接。提高了芯片的空间利用率,增加了布局自由度。本发明还提供了一种三维存储器架构的操作方法和存储器。
  • 参考电压控制的等化输入数据缓冲电路-202320154318.X
  • 朴珉皓 - 福建省晋华集成电路有限公司
  • 2023-01-20 - 2023-09-12 - G11C11/4093
  • 本实用新型公开了一种参考电压控制的等化输入数据缓冲电路。参考电压控制的等化输入数据缓冲电路包括第一放大器、第二放大器、回授信号产生器、参考电压转换器、参考电压多任务电路及增益控制单元。第一放大器用于接收数据信号及参考电压。第二放大器耦接于第一放大器。回授信号产生器耦接于第二放大器。参考电压转换器用以接收参考电压。参考电压多任务电路,耦接于第二放大器及参考电压转换器。增益控制单元,耦接于回授信号产生器,第一放大器及参考电压多任务电路。
  • 存储电路、数据传输电路和存储器-202210174060.X
  • 李红文;尚为兵;高恩鹏;冀康灵 - 长鑫存储技术有限公司
  • 2022-02-24 - 2023-09-05 - G11C11/4096
  • 本公开涉及半导体电路设计领域,特别涉及一种存储电路、数据传输电路和存储器,包括:平行于数据传输区域设置的至少一个存储结构,每一存储结构包括在第一方向上相邻设置的第一存储阵列和第二存储阵列,第一存储阵列与数据传输区域的距离小于第二存储阵列与数据传输区域的距离,第一方向为靠近数据传输区域的方向;第一存储阵列中包含读写模块和转发模块,第二存储阵列中包含读写模块,第一存储阵列基于第一存储阵列中的读写模块与数据传输区域进行数据交互,第二存储阵列基于第二存储阵列中的读写模块和第一存储阵列中的转发模块与数据传输区域进行数据传输,以提高存储器的读写数据传输效率,并保证数据传输的准确性。
  • 用于改进DDR存储器装置中的写入前同步码的系统和方法-201880060526.5
  • D·B·彭妮;D·R·布朗;G·L·霍韦 - 美光科技公司
  • 2018-08-02 - 2023-09-05 - G11C11/4096
  • 一种存储器装置包含数据写入电路系统。所述数据写入电路系统经配置以捕获经由外部输入/输出I/O接口接收的第一写入命令。所述数据写入电路系统进一步经配置以在捕获所述第一写入命令后,在数据选通DQS域中生成第一内部写入开始InternalWrStart。所述数据写入电路系统另外经配置以基于所述第一InternalWrStart将第一一或多个数据位写入至少一个存储器存储体中,其中在所述存储器装置内部生成所述第一InternalWrStart。
  • 灵敏放大模块、读出电路及存储器-202310728383.3
  • 刘金陈;马亚奇;季金华;顾昌山;李明珍;姬茹茹 - 合芯科技(苏州)有限公司;合芯科技有限公司
  • 2023-06-19 - 2023-09-01 - G11C11/4091
  • 本发明提供一种灵敏放大模块、读出电路及存储器,包括:锁存单元、传输门、第一传输单元及第二传输单元;锁存单元的第一存锁存节点通过第一传输单元连接第一位线,第二锁存节点通过第二传输单元连接第二位线;传输门的一端连接锁存结构的零电位参考点,另一端接地,用于拉低零电位参考点,放大输入的信号;第一传输单元、第二传输单元及传输门受控于灵敏放大模块的使能信号。本发明采用传输门作为下拉开关,导通电阻小,在增加导通能力的同时也能减小导通功耗,提供高效的输出驱动能力;可采用单端读出的方式,减小反相器数量,进而减小面积;同时还可从反相器级数较少的一端读出数据,进一步提高速度、减小面积。
  • 用于半导体存储器的感测线架构的设备和方法-201880082461.4
  • T·D·罗比斯;C·L·英戈尔斯 - 美光科技公司
  • 2018-12-19 - 2023-08-29 - G11C11/4091
  • 公开了用于半导体存储器的感测线架构的设备和方法。实例设备包含:第一阵列区,其包含多个感测线的第一部分以及耦合到所述多个感测线的所述第一部分的存储器单元;并且进一步包含第二阵列区,其包含多个感测线的第二部分以及耦合到所述多个感测线的所述第二部分的存储器单元。阵列间隙安置在第一和第二阵列区之间并且包含所述多个感测线的第三部分且并不包含任何存储器单元。所述多个感测线的每个第三部分包含具有竖直组件的导电结构,所述竖直组件经配置以耦合所述多个感测线的所述第一部分以及第二部分以提供穿过所述第一和第二阵列区以及所述阵列间隙的电性上连续的感测线。
  • 一种随机存储器-202210142366.7
  • 白瑞杰;杨一哲 - 西安格易安创集成电路有限公司
  • 2022-02-16 - 2023-08-25 - G11C11/4094
  • 本申请公开了一种随机存储器,该随机存储器包括:存储单元;字线;互补的位线对;第一输入输出线和第二输入输出线,用于与位线对连接,当位线对对应的列选通模块导通时,位线对通过导通的列选通模块而与输入输出线对连通;初始化模块,连接在第一输入输出线与第二输入输出线之间,在执行连写操作时,若下一笔写操作非进行数据输入屏蔽,在均衡阶段,第一输入输出线与第二输入输出线连通分享电荷以使两者上的电压为分享电压;若下一笔写操作进行数据输入屏蔽,在均衡阶段,第一输入输出线与第二输入输出线上的电压被预充电至工作电压并相互连通分享电荷,并在均衡阶段后保持工作电压以屏蔽数据写入至位线对。通过上述方式,可以降低电路的功耗。
  • 一种灵敏放大电路和半导体存储器-202210127974.0
  • 武贤君 - 长鑫存储技术有限公司
  • 2022-02-11 - 2023-08-22 - G11C11/4091
  • 本申请实施例提供了一种灵敏放大电路和半导体存储器,该灵敏放大电路包括放电电路和信号放大电路,且信号放大电路包括第一交叉耦合管组和第二交叉耦合管组,放电电路连接于第一交叉耦合管组和第二交叉耦合管组之间;其中,放电电路,用于接收待传输信号和参考信号,并基于待传输信号和参考信号分别进行放电处理,得到待处理信号;信号放大电路,用于对待处理信号进行放大,得到目标放大信号。这样,本申请实施例提供了一种新的灵敏放大电路,将放电电路设置于两对交叉耦合管组之间,能够缩短信号放大过程所需要的时间,提升灵敏放大电路的放大性能。
  • 写入转换电路和存储器-202310357951.3
  • 王佳 - 长鑫存储技术有限公司
  • 2023-04-06 - 2023-08-22 - G11C11/4096
  • 本公开提供一种写入转换电路和存储器,包括第一锁存电路,第一锁存电路设有第一输入端、第二输入端、第三输入端、控制端和输出端。第一锁存电路的第一输入端接收第一数据,第一锁存电路的第二输入端接收第一输入信号,第一输入信号是基于第二数据生成的,第一锁存电路的第三输入端接收第一标识信号的反相信号,第一锁存电路的控制端接收第二标识信号。第一锁存电路在输出端输出第一数据或者第二数据。其中,第一标识信号为压缩写模式的标识信号;第二标识信号和第一标识信号共同确定第一锁存电路的数据写模式,数据写模式包括压缩写模式和正常写模式。
  • 存储器件的缓冲器控制电路-201811621093.4
  • 金敬默;玄相娥 - 爱思开海力士有限公司
  • 2018-12-28 - 2023-08-22 - G11C11/4093
  • 本发明提供一种存储器件的缓冲器控制电路。所述存储器件包括:目标时钟发生电路,适用于通过将内部时钟的频率以设定比率分频来产生目标时钟;延迟电路,适用于同步于所述目标时钟而产生具有逐渐增加的第一脉冲宽度至第N脉冲宽度的第一延迟时钟至第N延迟时钟;标志检测电路,适用于基于所述目标时钟对所述第一延迟时钟至第N延迟时钟滤波以产生第一标志信号至第N标志信号,并且将所述第一标志信号至第N标志信号解码以产生第一电流控制信号至第(N‑1)电流控制信号;以及缓冲器电路,适用于基于所述第一电流控制信号至第(N‑1)电流控制信号来调节电流量,并且使用调节的电流量来缓冲从外部输入的信号。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top