[发明专利]AES混合列变换

摘要

一种用于执行AES Rijindael混合列变换的简化的逻辑电路，利用变换矩阵的相继行中的每一行和其在前行之间的公共关系。一种用于执行(m×n)矩阵乘以(1×n)或(m×1)矩阵的乘法的逻辑电路，其中m是行的数目，n是列的数目，并且其中具有n个元素的每一个相继行m都是其在前行的一个预先确定的行置换，该电路包括：n个乘法电路；n个逻辑电路；n个寄存器，用于接收来自所述逻辑电路的逻辑输出；反馈逻辑，用于根据相应于相继矩阵行之间的公共关系的反馈计划，把每一个寄存器的内容发送到所述逻辑电路的输入中的一个选定的输入；以及控制装置，用于相继地向n个乘法电路中的每一个电路提供(1×n)或(m×1)矩阵中的每一个元素来作为输入。

主权项

1.一种用于(m×n)矩阵乘以(1×n)或(m×1)矩阵的乘法的逻辑电路，其中m是行的数目，n是列的数目，并且其中每一个具有n个元素的相继行m都是在前行的预先确定的行置换，该电路包括：n个乘法电路(60…63)，每一个电路都具有输入和输出，该输出返回由所述输入乘以一个预先确定的被乘数所得的值；n个逻辑电路(70…73)，每一个都用于执行第一输入和第二输入的预先确定的逻辑组合，以提供一个逻辑输出，所述第一输入耦合至所述n个乘法电路中的一个相应的电路的输出；n个寄存器(80…83)，用于接收所述逻辑输出；反馈逻辑，用于根据相应于所述预先确定的行置换的反馈计划把每一个寄存器的内容都发送到第二输入中所选择的一个输入；以及控制装置，用于相继地向n个乘法电路中的每一个乘法电路提供(1×n)或(m×1)矩阵中的每一个元素来作为输入。