专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果60735个,建议您升级VIP下载更多相关专利
  • [发明专利]光掩模布图以及形成精细图案的方法-CN201710123674.4有效
  • 林静范;全钟律;金恩娥;李钟旼 - 三星电子株式会社
  • 2017-03-03 - 2023-10-20 - H01L21/027
  • 本公开提供光掩模布图以及形成精细图案的方法。一种形成精细图案的方法可以被提供,该方法包括:在目标层上形成多个第一牺牲图案,该目标层在基板上;在该多个第一牺牲图案的各自的侧壁上形成第一间隔物;去除该多个第一牺牲图案;形成多个第二牺牲图案,第二牺牲图案与第一间隔物交叉,每个第二牺牲图案包括线部分和突出部部分,突出部部分具有比线部分宽的宽度;在该多个第二牺牲图案的各自的侧壁上形成第二间隔物;去除第二牺牲图案;以及通过孔区域蚀刻目标层以暴露基板,孔区域由第一间隔物和第二间隔物限定。
  • 光掩模布图以及形成精细图案方法
  • [发明专利]半导体器件-CN202211691341.9在审
  • 徐艺正;金爀 - 三星电子株式会社
  • 2022-12-27 - 2023-10-17 - H01L23/538
  • 一种半导体器件包括:延伸结构,所述延伸结构包括堆叠在衬底上并且在第一水平方向上延伸的第一水平导电线延伸部、第一层间绝缘层、第二水平导电线延伸部和第二层间绝缘层;第一接触,所述第一接触被构造为穿过所述第二层间绝缘层、所述第二水平导电线延伸部和所述第一层间绝缘层并且接触所述第一水平导电线延伸部;第二接触,所述第二接触被构造为穿过所述第二层间绝缘层并且接触所述第二水平导电线延伸部;以及第一接触间隔物,所述第一接触间隔物在所述第一接触的侧壁与所述延伸结构之间延伸,并且被构造为将所述第一接触与所述第二水平导电线延伸部电隔离。
  • 半导体器件
  • [发明专利]半导体装置-CN202211664705.4在审
  • 孙智慧;金浩中;金永信;金孝锡;崔捧植;具太雄;徐泰河 - 三星电子株式会社
  • 2022-12-23 - 2023-10-17 - H10B12/00
  • 提供了一种半导体装置。所述半导体装置包括:基底,包括单元区域的具有第一源极/漏极区域和第二源极/漏极区域的第一有源图案;器件隔离层,在单元区域上位于限定第一有源图案的沟槽中;缓冲层,位于单元区域上;线结构,在第三方向上延伸,从单元区域延伸到边界区域,并且包括穿过缓冲层并接触第一源极/漏极区域的第一导电图案、位于第一导电图案上的位线以及位于位线与第一导电图案之间的第一阻挡图案;一对间隔件,分别位于线结构的两个侧壁上;接触件,位于第二源极/漏极区域上;接垫,位于接触件上;第一磨料颗粒,位于接触件与接垫之间;以及数据存储元件,位于接垫上。
  • 半导体装置
  • [发明专利]半导体器件-CN202211586563.4在审
  • 金钟珉;尹灿植;金孝燮;朴素贤;安濬爀 - 三星电子株式会社
  • 2022-12-09 - 2023-10-17 - H10B12/00
  • 提供了一种半导体器件,所述半导体器件包括:导电接触插塞,所述导电接触插塞位于衬底上,并且包括下部和位于所述下部上的上部,所述下部具有第一宽度,并且所述上部具有小于所述第一宽度的第二宽度;位线结构,所述位线结构位于所述导电接触插塞上,并且包括在与所述衬底的上表面垂直的垂直方向上设置的导电结构和绝缘结构;以及第一下间隔物、第二下间隔物和第三下间隔物,所述第一下间隔物、所述第二下间隔物和所述第三下间隔物在与所述衬底的所述上表面平行的水平方向上顺序地设置在所述导电接触插塞的所述下部的侧壁上,其中,所述第三下间隔物的最上表面高于所述第一下间隔物的上表面和所述第二下间隔物的上表面。
  • 半导体器件
  • [发明专利]三维半导体存储器装置和包括其的电子系统-CN202310002776.6在审
  • 崔茂林;成政泰;张允瑄 - 三星电子株式会社
  • 2023-01-03 - 2023-10-17 - H10B12/00
  • 提供了一种三维半导体存储器装置和包括其的电子系统,所述三维半导体存储器装置包括基底、设置在基底上的外围电路结构和设置在外围电路结构上的单元阵列结构。单元阵列结构包括:堆叠件,包括交替的层间绝缘层和导电图案,导电图案包括栅电极和作为导电图案的最上面的图案的第一源极导电图案;第二源极导电图案,设置在堆叠件上并与第一源极导电图案的顶表面接触,第二源极导电图案包括与第一源极导电图案的材料不同的材料;以及垂直沟道结构,设置为穿透堆叠件并插入到第二源极导电图案的下部中。垂直沟道结构包括连接到第二源极导电图案的垂直半导体图案。
  • 三维半导体存储器装置包括电子系统
  • [发明专利]半导体存储器装置-CN202310026104.9在审
  • 金孝燮;李基硕;李明东;金钟珉;金熙中;李志勋;李泓濬 - 三星电子株式会社
  • 2023-01-09 - 2023-10-17 - H10B12/00
  • 提供了半导体存储器装置。所述半导体存储器装置包括:器件隔离图案,设置在基底上以提供第一有源部分和第二有源部分;第一存储节点垫,设置在第一有源部分上;第二存储节点垫,设置在第二有源部分上;垫分离图案,设置在第一存储节点垫与第二存储节点垫之间;字线,设置在基底中以与第一有源部分和第二有源部分交叉;位线,设置在垫分离图案上并与字线交叉;缓冲层,设置在垫分离图案上;以及掩模多晶硅图案,置于缓冲层与位线之间,其中,掩模多晶硅图案的侧表面与位线的侧表面基本对齐,并且掩模多晶硅图案与垫分离图案竖直地叠置。
  • 半导体存储器装置
  • [发明专利]半导体封装件-CN202310081192.2在审
  • 金钟润 - 三星电子株式会社
  • 2023-02-08 - 2023-10-17 - H01L23/498
  • 提供了一种半导体封装件。所述半导体封装件包括:第一再分布基板;半导体芯片,所述半导体芯片设置在所述第一再布线基板上;模制层,所述模制层设置在所述第一再分布基板和所述半导体芯片上;以及第二再分布基板,所述第二再分布基板设置在所述模制层上。所述第二再分布基板包括:多个再分布图案,所述多个再分布图案彼此间隔开;第一虚设导电图案,所述第一虚设导电图案与所述多个再分布图案间隔开;绝缘层,所述绝缘层设置在所述第一虚设导电图案上;以及标记金属层,所述标记金属层设置在所述绝缘层上并且与所述第一虚设导电图案间隔开。所述标记金属层的侧壁沿着与所述第一再分布基板的上表面垂直的垂直方向与所述第一虚设导电图案交叠。
  • 半导体封装
  • [发明专利]半导体封装件-CN202310115653.3在审
  • 文炅炖 - 三星电子株式会社
  • 2023-02-08 - 2023-10-17 - H10B80/00
  • 一种半导体封装件,包括位于缓冲器裸片上的第一半导体裸片和第二半导体裸片。该第一半导体裸片包括:位于第一半导体基板上的第一存储块;第一层间电介质层;穿透该第一半导体基板并连接到该缓冲器裸片的第一通路;以及位于该第一层间电介质层上并连接到该第一存储块的第一导电焊盘。该第二半导体裸片包括:位于第二半导体基板上的第一计算块,该第一计算块被配置为计算从该第一存储块接收的数据并将结果存储到该第一存储块;第二层间电介质层;以及位于该第二层间电介质层下方并连接到该第一计算块的第二导电焊盘。该第一层间电介质层的顶表面与该第二层间电介质层接触。该第一导电焊盘与该第二导电焊盘接触。
  • 半导体封装
  • [发明专利]半导体器件及包括该半导体器件的数据存储系统-CN202310166574.5在审
  • 姜相敏;金斐悟;朴径旭 - 三星电子株式会社
  • 2023-02-24 - 2023-10-17 - H10B41/35
  • 一种半导体器件包括:外围电路结构,包括:第一衬底、第一衬底上的电路器件、电连接到电路器件的下布线结构、覆盖下布线结构的下绝缘层、以及下绝缘层上的扩散阻挡层;以及存储单元结构,包括:第二衬底,在外围电路结构上包括第一区域和第二区域;栅电极,在第一区域中在垂直于第二衬底的上表面的第一方向上堆叠并彼此间隔开,并且在第二区域中在垂直于第一方向的第二方向上延伸以形成阶梯形状;以及沟道结构,在第一方向上穿透栅电极,并且各自包括沟道层。扩散阻挡层包括氢渗透率低于氮化硅的氢渗透率的第一材料层。
  • 半导体器件包括数据存储系统
  • [发明专利]多位触发器电路-CN202310175714.5在审
  • 崔源显;黄铉澈;金珉修 - 三星电子株式会社
  • 2023-02-28 - 2023-10-17 - H03K3/356
  • 一种多位触发器包括第一位触发器和第二位触发器。所述第一位触发器包括:输入多路选择器,其接收第一数据位和第二数据位,并且输出所述第一数据位和所述第二数据位之一作为第三数据位;第一传输电路;第一锁存器;第二传输电路;以及第二锁存器,其输出第一输出数据位。所述第二位触发器包括:输入多路选择器,其接收第四数据位和所述第一输出数据位,并且输出所述第四数据位和所述第一输出数据位之一作为第五数据位;第一传输电路;第一锁存器;第二传输电路;以及第二锁存器,其输出第二输出数据位。所述第一输出数据位从所述第一位触发器沿着外部导线被提供给所述第二位触发器。
  • 触发器电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top