专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1183个,建议您升级VIP下载更多相关专利
  • [发明专利]利用安全令牌链的双重认证-CN200680038422.1无效
  • 郑小龙;王夏妍;刘锦兴 - 香港应用科技研究院有限公司
  • 2006-12-21 - 2008-10-15 - G06F15/00
  • 本发明提供一种当客户机(10,100)登陆服务器(11,101)时对客户机(10,100)进行认证的方法。依照本方法,从客户机(10,100)递交第一认证码和第二认证码给服务器(11,101)。第二认证码包括一个散列函数的逆安全令牌链的安全令牌和该安全令牌在逆安全令牌链中的索引。然后,在服务器(11,101)上验证第一认证码。通过比较安全令牌的散列值和之前获得的安全令牌或逆安全令牌链的根值,也可以在服务器(11,101)上验证安全令牌。如果第一认证码和第二认证码是相关的,确认登陆。
  • 利用安全令牌双重认证
  • [发明专利]浮点规格化和反规格化-CN200680033724.X有效
  • D·谭;T·H·恩古彦 - 飞思卡尔半导体公司
  • 2006-09-06 - 2008-09-10 - G06F15/00
  • 数据处理系统(510)包括,表示浮点数的尾数的第一组多个比特的第一比特域,和表示浮点数的指数的第二组多个比特的第二比特域。第一组多个比特被分成多个区,每个区包括多于一比特的第一组多个比特。前导零预告器(117)或者其他类型的前导比特指示电路被连接至各个区并确定第一组多个比特的前导比特的位置。连接规格化器(111)以接收包含前导比特的多个区中的区,规格化器可以规格化或者反规格化该区以产生规格化或者反规格化的浮点数。
  • 浮点规格化
  • [实用新型]高速可信网络处理器-CN200720113622.0有效
  • 顾士平;华晓勤 - 顾士平
  • 2007-08-23 - 2008-07-23 - G06F15/00
  • 本实用新型高速可信网络处理器,涉及一种由动态可重构集成电路组成的高速可信网络处理器,动态可重构集成电路连接动态可重构集成电路的配置电路、用户数据输入/输出电路、随机存储器、键盘、鼠标、显示器;动态可重构集成电路包括多个可重构单元,每个可重构单元由带配置队列的SRAM可重构电路和配置时钟构成;当对应的配置单元的配置时钟允许时对配置单元进行配置,即更新对应的指令;当配置时钟禁止时,不对配置单元配置数据进行更新,保留原有的配置,即保留原有的可重构指令。本实用新型可广泛应用嵌入式处理器、通信处理器、网络处理机尤其是网格计算的处理器,具有广泛的应用前景。
  • 高速可信网络处理器
  • [实用新型]多功能掌上型处理器-CN200720125399.1无效
  • 黄裕纹;张松瑶 - 神乎科技股份有限公司
  • 2007-09-06 - 2008-07-09 - G06F15/00
  • 本实用新型为一种多功能掌上型处理器,包括:一微处理器分别连接一显示控制器及一模拟/数字转换器,接收由所述显示控制器及模拟/数字转换器的信号,并经过运算处理,将所得到的结果传输到显示控制器与模拟/数字转换器;一显示单元以及一模拟控制电路分别与所述的显示控制器及模拟/数字转换器连接,所述的显示控制器接收微处理器的信号,并对所述显示单元加以控制;所述模拟/数字转换器接收微处理器的信号及模拟控制电路的控制信号,作数字信号转换,并将数字信号传输给微处理器,进行接续的运算处理;所述的显示单元包括用储笔点选的1/4显示屏幕,并配合至少二个按键。
  • 多功能掌上处理器
  • [发明专利]可编程指令集计算机集成电路-CN200610155427.4无效
  • 顾士平;华晓勤;华晓军 - 顾士平
  • 2006-12-25 - 2008-07-02 - G06F15/00
  • 可编程指令集计算机集成电路,涉及到一种在正常运行中可部分或全部改变逻辑电路的动态现场可编程集成电路。解决现在可编程集成电路不能动态重用的问题。通过增加了一组临时配置寄存器、配置控制电路、动态配置时钟、允许配置寄存器,在FPGA正常工作时,实现对逻辑单元重新配置。通过增加动态允许输出控制电路、动态控制输出时钟、允许输出寄存器、输出寄存器,从而实现对输出电路的控制,避免在重新配置过程中对可编程集成电路影响。可广泛应用在图像处理,网络处理器,可编程指令集计算机,网格刀片式服务器,可信计算机,可信路由器等场所。
  • 可编程指令计算机集成电路
  • [发明专利]用于对由仪器产生的数据进行分析的方法-CN200680023952.9无效
  • J·奥洛克;T·C·拉森;B·许勒尔;L·博特;J·奎格利;E·居雷尔 - 瑞沃瑞公司
  • 2006-04-19 - 2008-07-02 - G06F15/00
  • 根据本发明的一个实施例,公开了一种对来自仪器的数据进行分析的方法。由所述仪器产生的原始数据以及由用户产生的配置数据一并被打包到调用模型中。所述原始数据可以包括,例如,在分析光电子能谱数据时具有某一动能的计数。所述配置数据可以包括由用户基于被测结构的组成和配置而选择的若干参数。所述调用模型可以用作所述仪器和引擎之间的接口,所述引擎用于产生算法,该算法用于向用户返回期望结果。所述引擎接着产生所述算法以及由用户指定的结果,并且所述调用模型将所述结果返回给用户。这样可以使用已知的算法和函数产生用于特定被测样品或结构的特定算法和结果。
  • 用于仪器产生数据进行分析方法
  • [发明专利]具有宽寄存器组体系结构的分组处理器-CN200680004055.3有效
  • 厄尔·T·科亨 - 思科技术公司
  • 2006-02-14 - 2008-06-04 - G06F15/00
  • 宽寄存器组(WRS)被用在分组处理器中以提高某些分组处理操作的性能。WRS中的寄存器具有比用于主要的分组处理操作的主寄存器更宽的位长。宽逻辑单元被配置为对宽寄存器组执行逻辑操作,并且在一种实现方式中,包括专门配置用于分组调度操作的硬件基元。专用的互锁机构被额外用于协调多个处理器或线程对相同的宽寄存器地址位置的访问。WRS产生比以前的硬件解决方案廉价得多并且具有比以前的软件解决方案更好的性能的调度引擎。WRS提供小型、紧凑、灵活和可缩放的调度子系统,并且通过使用较廉价的存储器同时与其它使用共享存储器可以忍受较长的存储器延迟。结果得到了一种基于期望的调度需求的新的分组处理体系结构,其具有很宽范围的成本/性能点。
  • 具有寄存器体系结构分组处理器
  • [发明专利]一种菜单栏提供方法及信息浏览画面构成文件的生成程序-CN200580049763.4无效
  • 上田伦功;藤田岳史;河内勉 - 视频技术株式会社
  • 2005-05-11 - 2008-06-04 - G06F15/00
  • 本发明公开了一种菜单栏提供方法及信息浏览画面构成文件的生成程序,即使不在Web浏览器的第二显示区域先显示用户不希望浏览的指定网页,也可在显示其所希望浏览的网页的同时,显示具备菜单栏的网页,根据从该菜单栏的内容执行请求输入栏受理的内容执行请求来执行其内容。本发明的技术要点是,处理单元从接收的来自外部终端装置的网页识别元素中,将除自主域名(Z11)之外的部分作为第二网页识别元素抽出。随后处理单元重新生成信息浏览画面构成文件,将信息浏览画面构成信息(212)储存于该信息浏览画面构成文件中,且使第一网页识别元素(213)和第一显示区域识别元素(214)之间建立联系后加以储存,并且使抽出的第二网页识别元素和第二显示区域识别元素(215)之间建立联系后加以储存。
  • 一种菜单栏提供方法信息浏览画面构成文件生成程序

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top