[发明专利]半导体集成电路器件无效

专利信息
申请号: 95115248.3 申请日: 1995-07-25
公开(公告)号: CN1082725C 公开(公告)日: 2002-04-10
发明(设计)人: 宇都宫文靖;齐藤丰;齐藤直人;小山内润;小西春男;宫城雅记 申请(专利权)人: 精工电子工业株式会社
主分类号: H01L27/105 分类号: H01L27/105
代理公司: 中国专利代理(香港)有限公司 代理人: 萧掬昌,张志醒
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 集成电路 器件
【说明书】:

发明涉及将电压由电源电压或类似的电压提升为一提升电压所必需的半导体集成电路器件,更具体地说,涉及产生提升电压的电压提升电路。

另外,本发明还涉及一种电子装置,根据在电子电路中使用半导体集成电路的方法将该半导体集成电路集成于该电子装置中。

图28示出了通常的MOSFET(金属氧化物—半导体场效应管)的剖面示意图。在半导体衬底14上构成的MOSFET是由源极12,漏级13,源极12和漏级13间的沟道19,在沟道19上形成的栅极绝缘膜18,和栅极11构成的,而且沟道19的杂质浓度等于或大于每立方厘米5×1015原子(atoms/CC)。

在使用通常的MOSFET的电压提升电路中,由于MOSFET的人体(电容)感应使得阈值(电压)增加,因此电压提升效率大大的恶化了。另外,需要的电压越高,由于MOSFET的人体感应使得阈值的增加越可观,因此,将不能提供高性能、高效率和低成本的具有电压提升电路的半导体集成电路器件。

为了解决上述的问题,在本发明中采用如下的方法。

作为第一种方法的第一个方面,在多个以二极管连接的MOSFET以串联方式连接的电压提升电路中,衬底的杂质浓度或MOSFET的源极和漏极间的阱的杂质浓度减小到这样的程度,即源极和漏极间以及源极和漏极各自的一个与衬底间构成的结中的耗尽区域的宽度加大了,而且由于人体感应使得阈值电压提升尽可能受到抑制。

作为第一种方法的第二个方面,把多个杂质浓度提供给(衬底的各个部分)衬底或者接近MOSFET的源极和漏极的阱。

作为第一种方法的第三方面,接近MOSFET的源极和漏极的衬底(各个部分)或阱的杂质浓度减小了。

作为第一种方法的第四方面,在MOSFET上人体感应相当显著的后级的一侧MOSFET的长度L进一步缩短,而且通过在后级MOSFET的侧进一步降低阈值,则确实地利用短沟道效应。

作为第一种方法的第五方面,第一栅极绝缘膜和第二栅极绝缘膜作在MOSFET的相同的沟道上。

作为第一种方法的第六方面,第一栅极绝缘膜与第二栅极绝缘膜的面积比是可变的。

作为第一种方法的第七方面,电压提升电路的后级的一侧的MOSFET的阈值作得比先前级的一侧的MOSFET的阈值要低。

作为第一种方法的第八方面,电压提升电路的后级的一侧的MOSFET的阈值被设置成耗尽型。具体地说,该阈值是这样的一种耗尸型,当通过人体感应提升阈值时,这种耗尽型恰好转变为增强型。

作为第一种方法的第九方面,MOSFET的多个阈值被设置成从电压提升电路的最初级到最后级的范围。

作为第一种方法的第十方面,在一个平面中所见到的具有不同杂质浓度的多个沟道提供给电压提升电路的MOSFET。

作为第二种方法的第一方面,在电压提升电路中的各个级中的电容元件的电容从最开始的级到最后的级相继减小。

第二种方法的第二方面,电压提升电路划分成为一些单元(block),每个单元包含一级或多级,每个单元中的电容元件的电容保持不变,而且(单元方式)电容元件的电容从前级的一侧的单元到后侧的一侧的单元相继地减小。

第三种方法的第一方面,电压提升电路的各个级的电容元件的电容从开始的级到最后的级是相继地增加的。

第三种方法的第二方面,电压提升电路划分成单元,每个单元包含一级或多级,在每个单元中的电容元件的电容保持不变,而且(单元方式)电容单元的电容从前级的一侧的单元到后级一侧的电容依次的增加。

作为第四种方法,把提升输入给电压提升电路的输入信号的时钟信号的波形高度的值的信号电压提升电路,加到电压提升电路。

第五种方法,把从第一到第四方法中的任一个或者它们中的二个的电压提升电路安装在具有电可再写的非易失性的存储器单元的半导体集成电路上。

第六种方法,把第二种方法的电压提升电路安装在具有电可再写的非易失性的存储单元的半导体集成电路上。

第七种方法,把第三种方法的电压提升电路安装有具有电可再写的非易失性的存储单元的半导体集成电路上。

第八种方法的第一方面,一种电致发光元件连接到与第一,第二和第四种方法中的任一种方法的,或者所有这种方法的两个或三个相结合的电压提升电路,而且电致发光元件由电压提升电路所激励。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精工电子工业株式会社,未经精工电子工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/95115248.3/2.html,转载请声明来源钻瓜专利网。

同类专利
  • 半导体器件-202310219838.9
  • 朴桐湜;申树浩;白哲昊 - 三星电子株式会社
  • 2023-03-08 - 2023-10-17 - H01L27/105
  • 公开了半导体器件。所述半导体器件可包括:基底,包括单元阵列区域;数据存储结构,设置在基底的单元阵列区域上,数据存储结构包括底部电极、在底部电极上的顶部电极、以及在底部电极与顶部电极之间的介电层;阻挡层,设置在顶部电极的顶表面上;下部层间绝缘层,设置在阻挡层上;以及下部接触件,穿透下部层间绝缘层并电连接到顶部电极。下部接触件的侧表面的至少一部分接触阻挡层。
  • 设备以及相关联方法-201710015465.8
  • 巴里·怀恩;马克·安杰伊·加赫达 - 安世有限公司
  • 2017-01-10 - 2023-07-04 - H01L27/105
  • 本发明揭示一种半导体布置,该半导体布置包括:常开晶体管,该常开晶体管具有第一和第二主端以及控制端;常关晶体管,该常关晶体管具有第一和第二主端以及控制端,该晶体管通过该常开晶体管的该主端中的一个主端与该常关晶体管的该主端中的一个主端之间的连接而连接在共源共栅布置中;电流源布置,该电流源布置连接到该连接上的节点并且被配置成通过提供预定电流而提供用于控制在该常开和常关晶体管的所述节点处的电压,其中该半导体布置包括:III‑V半导体类型的第一半导体管芯,该第一半导体管芯具有形成于其中的该常开晶体管;以及第二半导体管芯,该第二半导体管芯具有形成于其中的该常关晶体管,该电流源布置形成于该第一和/或第二半导体管芯中。
  • 集成级联器件及其制备方法-201811368406.X
  • 刘东庆 - 比亚迪半导体股份有限公司
  • 2018-11-16 - 2023-05-16 - H01L27/105
  • 本发明提供了包括SiC JFET和Si MOSFET的集成级联器件及其制备方法。包括SiC JFET和Si MOSFET的集成级联器件包括:第一外延层包括基底和设置在基底的上表面的中间部分的凸台;第二外延层设置在所述基底的上方,且位于凸台左右方向上相对的两侧;隔离氧化层设置在第一外延层和第二外延层之间;其中,Si MOSFET漏极区和Si MOSFET源极区均从第二外延层的上表面向第二外延层中延伸,SiC JFET栅极区和SiC JFET源极区均从凸台的上表面向第一外延层中延伸。工艺比较容易实现,可实施性强,且连接性好,即使出现断路等问题,在生产过程中也比较容易发现和检修。
  • 半导体器件及其制造方法-202210773731.4
  • 金承焕;闵庚勋;陈一燮 - 爱思开海力士有限公司
  • 2022-07-01 - 2023-04-11 - H01L27/105
  • 一种用于制造半导体器件的方法,包括:形成刻蚀停止件焊盘,所述刻蚀停止件焊盘包括在衬底之上的牺牲插塞和在牺牲插塞之上的牺牲焊盘;在刻蚀停止件焊盘之上形成刻蚀目标层;通过刻蚀该刻蚀目标层并在牺牲焊盘处停止刻蚀来形成多个开口;通过开口去除牺牲焊盘和牺牲插塞来形成气隙;以及形成填充开口和气隙的间隙填充层。
  • 兼具数据分析功能的存储器-202010416475.4
  • 张国飙 - 杭州海存信息技术有限公司
  • 2017-03-07 - 2023-04-07 - H01L27/105
  • 兼具数据分析功能的存储器是对分布式模式处理器的拓展,它根据输入的关键词对自身存储的用户数据进行本地检索。该存储器含有多个存储处理单元,每个存储处理单元都含有一个包括字符串匹配电路的模式处理电路和至少一个存储至少部分用户数据的三维存储(3D‑M)阵列。模式处理电路中的所有晶体管均位于一半导体衬底中;3D‑M阵列中的所有存储元均不位于任何半导体衬底中。
  • 单晶半导体结构的裸片上形成-202210925717.1
  • J·B·赫尔;A·A·卡恩德卡尔;刘鸿威;S·查杰德 - 美光科技公司
  • 2022-08-03 - 2023-04-04 - H01L27/105
  • 本申请涉及单晶半导体结构的裸片上形成。在一些实例中,半导体材料层可沉积在存储器单元的一或多个叠组上方并且被划分成一组贴片。可基于几乎或部分地熔化所述半导体材料而形成每个贴片的相应结晶布置,使得成核位点保持在所述半导体材料中,相应结晶布置可从所述成核位点生长。晶体管的沟道部分可至少部分地通过掺杂所述半导体材料的所述结晶布置的区来形成。因此,所述存储器单元的操作可由下部电路系统(例如,至少部分地由结晶半导体衬底的掺杂部分形成)和上部电路系统(例如,至少部分地由半导体的沉积在所述存储器单元上方并且以原位结晶布置形成的掺杂部分形成)支持。
  • 电池管理芯片封装方法、芯片、系统及电子设备-202211480227.1
  • 李杰;杨小华 - 深圳市创芯微微电子有限公司
  • 2022-11-24 - 2023-03-31 - H01L27/105
  • 本发明公开了电池管理芯片封装方法、芯片、系统及电子设备。该电池管理芯片封装方法,包括:在晶圆上加工至少两个电池管理单元,每一电池管理单元包括开关晶体管,相邻两个电池管理单元中的开关晶体管并联;对晶圆进行划片处理,获取目标裸片,每一目标裸片包括至少一个电池管理单元;对每一目标裸片进行封装处理,获取电池管理芯片。本技术方案能够降低并联后的两个电池管理单元的内阻,进而减少并联后的两个电池管理单元的散热,提高并联后的两个电池管理单元的效率,进而提高电源管理芯片的工作效率。
  • 半导体结构和半导体结构的制备方法-202110996603.1
  • 沈宇桐 - 长鑫存储技术有限公司
  • 2021-08-27 - 2023-03-24 - H01L27/105
  • 本申请实施例涉及半导体领域,提供一种半导体结构及其制备方法,其中,半导体结构包括:衬底,衬底包括核心区以及外围区,且核心区的衬底内具有第一栅极,核心区的第一栅极相对两侧的衬底内具有第一掺杂区,衬底暴露出第一掺杂区的顶面,第一掺杂区的顶面具有介质层;外围区的衬底上具有第二栅极,外围区的第二栅极相对两侧的衬底内具有第二掺杂区;第一导电柱,所述第一导电柱位于所述第一掺杂区内,且凸出于所述衬底表面;第二导电柱,第二导电柱位于第二掺杂区内,且凸出于衬底表面,且第二导电柱位于第二掺杂区内的深度小于第一导电柱位于第一掺杂区内的深度,可以解决现有半导体结构结深变浅,接触通孔过深导致的衬底漏电过大的问题。
  • 电介质界面中具有电荷俘获的紧凑型非易失性存储器器件-201711106086.6
  • F·拉罗萨;S·尼埃尔;A·雷尼耶 - 意法半导体(鲁塞)公司
  • 2017-11-10 - 2023-02-03 - H01L27/105
  • 本申请涉及电介质界面中具有电荷俘获的紧凑型非易失性存储器器件。每个存储器单元是在电介质界面中具有电荷俘获的类型,并且包括可由埋置在衬底中的垂直选择晶体管选择并且包括埋置的选择栅极的状态晶体管。存储器单元的列包括双生存储器单元对。双生存储器单元对中的两个选择晶体管具有共同的选择栅极,并且双生存储器单元对中的两个状态晶体管具有共同的控制栅极。对于每一对双生存储器单元,该器件还包括电介质区域,电介质区域位于控制栅极和衬底之间并且与共同的选择栅极重叠,以便在选择栅极的任一侧上形成分别专用于两个双生存储器单元的两个电荷俘获电介质界面。
  • 半导体器件-202210793148.X
  • 李义福;金洛焕;金完敦;卢宣颖;张瀚珉 - 三星电子株式会社
  • 2022-07-05 - 2023-01-13 - H01L27/105
  • 一种半导体器件,包括:下部结构,包括衬底;第一互连层,在下部结构上沿第一方向延伸并且包括第一金属;第一通路,与第一互连层的上表面的一部分接触并且包括第二金属;第二通路,与第一通路的上表面的至少一部分接触,并且具有比第一通路的最大宽度窄的最大宽度;以及第二互连层,连接到第二通路并在第二方向上延伸。第一互连层具有倾斜侧表面,在第一互连层的倾斜侧表面中第一互连层的宽度朝向第一互连层的上部区域变窄,并且第一通路具有倾斜侧表面,在第一通路的倾斜侧表面中第一通路的宽度朝向第一通路的上部区域变窄。
  • 半导体器件与其的制造方法-201610951558.7
  • 陈英儒;苏安治;吴集锡;余振华;叶德强;陈宪伟 - 台湾积体电路制造股份有限公司
  • 2016-10-27 - 2022-11-29 - H01L27/105
  • 一种半导体器件结构的制造方法包括在第一器件与第二器件之间形成结合体或接点。第一器件包括集成无源器件及设置在其上的第一接触垫。第二器件包括第二接触垫。第一接触垫具有带有第一横向范围的第一表面。第二接触垫具有带有第二横向范围的第二表面。第二横向范围的宽度小于第一横向范围的宽度。接点结构包括第一接触垫、第二接触垫以及夹置于第一接触垫与第二接触垫之间的焊料层。焊料层具有锥形侧壁,且锥形侧壁在从第一接触垫的第一表面远离而朝向第二接触垫的第二表面的方向上延伸。第一表面或第二表面中的至少一者实质上是平坦的。
  • 半导体存储器及制备方法-202210793954.7
  • 刘自豪;叶长福;吕佐文 - 福建省晋华集成电路有限公司
  • 2022-07-05 - 2022-11-11 - H01L27/105
  • 本申请公开了一种半导体存储器及其制备方法,能够改进存储器电容的容值和漏电流。其中所述制备方法包括以下步骤:提供衬底,所述衬底上方形成有第一电容极板;在所述第一电容极板的上表面或一侧表面形成介电材料层,且所述介电材料层中至少包括第一介电子层,所述第一介电子层中的氧含量向第二电容极板的方向逐渐降低;在所述介电材料层上方或所述介电材料层的一侧表面形成第二电容极板,所述第二电容极板与所述第一电容极板一起构成所述半导体存储器的存储器电容。
  • 半导体结构及其制造方法-202210969104.8
  • 杨蒙蒙 - 长鑫存储技术有限公司
  • 2022-08-12 - 2022-11-11 - H01L27/105
  • 本公开实施例涉及半导体技术领域,提供一种半导体结构及其制造方法,半导体结构中,基底;位于基底上,且沿第一方向延伸的电容结构,第一方向平行于基底;其中,电容结构包括下电极层、电容介电层以及上电极层,电容介电层保形覆盖下电极层沿第一方向上延伸的至少部分侧壁,上电极层覆盖电容介电层远离下电极层的表面,且下电极层具有台阶形貌,沿第一方向上,至少部分区域的下电极层在垂直于第一方向上的横截面积依次减小。本公开实施例至少有利于在提高半导体结构的集成密度的同时,提高电容结构的电容量。
  • 信息处理装置以及信息处理装置的驱动方法-202180017574.8
  • 岛久;内藤泰久;秋永広幸;高桥慎 - 国立研究开发法人产业技术总合研究所
  • 2021-02-19 - 2022-10-18 - H01L27/105
  • 通过上部电极、下部电极、以及设置在上部电极与下部电极之间的氧化物层而使电阻成分(R1)与电容成分(C1)、电阻成分(R2)与电容成分(C2)并联连接的形式的模拟电阻变化元件(101)、(102)这两个串联连接,从而能够直接利用现有的模拟电阻变化元件。另外,针对电阻成分与电容成分并联连接的形式的模拟电阻元件,可以连接具有电阻成分和电容成分的并联电路。通过针对该电路系统施加电压,从而电阻值能够变化,在低电阻化过程中,显现出电容成分(C1)、(C2)的影响,通过根据电容的比率来分配电压从而使电压降低,抑制急剧的电阻减小。
  • 一种基于二维材料的半浮栅存储器及其制备方法-202010346659.8
  • 朱宝;陈琳;孙清清;张卫 - 复旦大学;上海集成电路制造创新中心有限公司
  • 2020-04-27 - 2022-10-11 - H01L27/105
  • 本发明属于半导体存储器技术领域,具体为一种基于二维材料的半浮栅存储器及其制备方法。本发明半浮栅存储器包括:L型底栅;覆盖底栅表面的阻挡层;L型半浮栅层,为第一类二维材料,顶部与底栅的顶部持平;半浮栅底部上的半闭合隧穿层,为第二类二维材料,其上表面与半浮栅的顶部相持平;覆盖半浮栅和半闭合隧穿层的沟道层,为第三类二维材料,其上表面与阻挡层的顶部相持平;沟道表面的源极和漏极,为第四类二维材料;第一类二维材料和第三类二维材料构成二极管,第一类二维材料、第三类二维材料与阻挡层、底栅构成栅控二极管。本发明器件可靠性好,数据擦写速度快,且可增加数据保持时间;此外,器件具有较小的体积,适合用于超薄电子设备中。
  • 兼具语音识别功能的存储器-202010416482.4
  • 张国飙 - 杭州海存信息技术有限公司
  • 2017-03-07 - 2022-09-27 - H01L27/105
  • 兼具语音识别功能的存储器是对分布式模式处理器的拓展,它根据输入的声学/语言模型(如所需寻找的语音)对本地存储的用户语音数据进行语音检索。该存储器含有多个存储处理单元,每个存储处理单元都含有一个包括语音识别电路的模式处理电路和至少一个存储至少部分用户语音数据的三维存储(3D‑M)阵列。模式处理电路中的所有晶体管均位于一半导体衬底中;3D‑M阵列中的所有存储元均不位于任何半导体衬底中。
  • 含有三维存储阵列的分布式模式处理器-202010416492.8
  • 张国飙 - 杭州海存信息技术有限公司
  • 2017-03-07 - 2022-09-27 - H01L27/105
  • 分布式模式处理器含有多个存储处理单元,每个单元都含有一个模式处理电路和至少一个三维存储(3D‑M)阵列。模式处理电路将输入的第一模式与存储在3D‑M阵列中的第二模式进行模式匹配或模式识别。模式处理电路中的所有晶体管均位于一半导体衬底中;3D‑M阵列中的所有存储元均不位于任何半导体衬底中。通过采用大规模平行计算,分布式模式处理器能对大型模式库实现快速模式处理。
  • 磁器件-202180008222.6
  • 大沢裕一;與田博明;加藤侑志;與田朋美;岸达也 - YODA-S株式会社
  • 2021-01-14 - 2022-08-19 - H01L27/105
  • 根据实施方式,磁器件包括第1元件、第1导电类型的第1晶体管、第2导电类型的第2晶体管以及第1~第3布线。第1元件包括第1导电部件和第1层叠体。第1导电部件包括第1部分、第2部分、以及第1部分与第2部分之间的第3部分。第1层叠体包括第1磁性层。第1晶体管包括第1端、第1另一端以及第1栅极。第2晶体管包括第2端、第2另一端以及第2栅极。第1另一端与第1部分电连接。第2另一端与第1磁性层电连接。第1布线与第2部分电连接。第2布线与第1栅极以及第2栅极电连接。第3布线与第1端以及第2端电连接。提供能够高密度化的磁器件。
  • 微小开关及使用其的电子设备-201780007514.1
  • 上代洋;永井徹;木下健太郎 - 日本制铁株式会社;国立大学法人鸟取大学
  • 2017-01-20 - 2022-08-12 - H01L27/105
  • 一种微小开关,其特征在于,其由第1电极、第2电极及多孔性高分子金属络合物导电体构成,上述多孔性高分子金属络合物导电体以下述式(1)表示,构成上述第1电极的金属与构成上述第2电极的金属的氧化还原电位不同。[MLx]n(D)y(1),其中,M表示选自元素周期表的2~13族中的金属离子,L表示在其结构内含有2个以上的可与上述M配位的官能团且可与2个上述M交联的配体,D表示不包含金属元素的导电性助剂。x为0.5~4,y相对于1个x为0.0001~20。n表示由[MLx]构成的结构单元的重复数,n为5以上。
  • 半导体器件及其制造方法-202110913271.6
  • 李建泳;金南局 - 爱思开海力士有限公司
  • 2021-08-10 - 2022-07-08 - H01L27/105
  • 本公开提供一种半导体器件及其制造方法。本发明的实施例提供一种混合式存储器和混合式存储器制造方法,其包括在单个衬底上的易失性存储器和非易失性存储器,以提高半导体器件的运行速度并降低制造成本。一种混合式存储器包括:衬底;非易失性存储器,其包括在衬底上的交替叠层,在该交替叠层中多个绝缘层和多个水平字线交替地层叠;以及易失性存储器,其包括电容器,该电容器穿通交替叠层。
  • 磁记录阵列和储备池元件-202080075225.7
  • 盐川阳平 - TDK株式会社
  • 2020-02-07 - 2022-06-10 - H01L27/105
  • 本实施方式的磁记录阵列(200)包括:多个自旋元件(100),其各自具有配线(20)和层叠于所述配线上的包含第1铁磁性层(1)的层叠体(10),且呈矩阵状排列;多个写入配线(Wp1‑Wpn),其与所述多个自旋元件各自的所述配线的第1端连接;多个读取配线(Rp1‑Rpn),其与所述多个自旋元件各自的所述层叠体连接;以及多个共用配线(Cm1‑Cmn),其与属于相同列的各个自旋元件的所述配线的第2端连接,所述共用配线的电阻比所述写入配线或所述读取配线低。
  • 半导体电路和半导体电路系统-202080059864.4
  • 周藤悠介 - 索尼半导体解决方案公司
  • 2020-08-13 - 2022-04-15 - H01L27/105
  • 根据本公开的半导体电路包括:第一电路,能够将第一节点处的电压的反相电压施加到第二节点;第二电路,能够将第二节点处的电压的反相电压施加到第一节点;第一存储元件,包括第一端子、第二端子和第三端子,并且能够依据在第二端子与第三端子之间流动的电流的方向设定第一端子与第二和第三端子之间的电阻状态;第一晶体管,包括连接到第一节点的漏极和连接到第一存储元件的第一端子的源极;第二晶体管,包括连接到第一节点或第二节点的栅极以及连接到第一存储元件的第二端子的漏极;以及第三晶体管,包括连接到第一节点或第二节点的栅极以及连接到第一存储元件的第二端子的漏极。
  • 垂直型存储器及制备方法-202110587059.5
  • 刘金营 - 上海积塔半导体有限公司
  • 2021-05-27 - 2022-04-12 - H01L27/105
  • 本发明提供一种垂直型存储器及制备方法,通过在第一逻辑单元及第二逻辑单元之间形成存储单元,可制备具有2T1C的单元结构的垂直型存储器,从而可缩小垂直型存储器的尺寸;在制备的2T1C的单元结构中,当通过第一逻辑单元向存储结构的第二极板存储电子,第二逻辑单元向存储结构的第一极板存储空穴,即可定义为1、当通过第一逻辑单元向存储结构的第二极板存储空穴,第二逻辑单元向存储结构的第一极板存储电子,即可定义为‑1、当两者都不存储时,则可定义为0,从而通过2T1C的单元结构可实现存储1.5bit的结构,从而本发明可同时实现垂直型存储器的小型化及多功能应用。
  • 制造具有垂直的预定灯丝的电阻式存储器的结构和方法-202080059566.5
  • C·帕克;程慷果;谢瑞龙;李忠贤 - 国际商业机器公司
  • 2020-10-12 - 2022-04-01 - H01L27/105
  • 一种包括垂直电阻式存储器单元的半导体结构及其制造方法。所述方法包括:在晶体管漏极接触件上方形成牺牲层;在所述牺牲层上方形成第一电介质层;形成穿过所述第一电介质层的单元接触孔;形成穿过所述第一电介质层的接入接触孔并暴露所述牺牲层;去除所述牺牲层由此形成连接所述单元接触孔的底部开口和所述接入接触孔的底部开口的腔体;在所述单元接触孔中通过原子层沉积形成包括接缝的第二电介质层;在所述空腔内形成底部电极,并且所述底部电极与所述漏极接触件、所述第二电介质层和所述接缝接触;以及在所述第一电介质层之上形成顶部电极,并且所述顶部电极与所述第二电介质层和所述接缝接触。
  • 磁存储装置-202111013850.1
  • 长田佳晃;初田幸辅 - 铠侠股份有限公司
  • 2021-08-31 - 2022-03-29 - H01L27/105
  • 实施例提供了一种能够同时抑制存储器基元破坏和数据写入错误的磁存储装置。根据一个实施例,一种磁存储装置包括具有第一端和第二端的磁阻元件。第一开关位于第一端和第一布线之间。第二开关位于第二端和第二布线之间。第三开关位于第一端和第三布线之间。第四开关位于第二端和第四布线之间。驱动器连接到第一布线和第二布线,并且被配置为向第一布线提供基于第一端处的电压和第二端处的电压而设定的大小的电流。
  • 磁存储装置及磁存储装置的制造方法-202111003961.4
  • 落合隆夫;吉野健一;泽田和也;秋山直纪 - 铠侠股份有限公司
  • 2021-08-30 - 2022-03-18 - H01L27/105
  • 实施方式提供包括特性的不均少的开关元件的磁存储装置。一实施方式的磁存储装置包括第1导电体、硅氧化物、第2导电体及第1层叠体。硅氧化物位于第1导电体上,包含掺杂剂,包括第1导电体上的第1部分及在第1导电体上与第1部分相邻的第2部分。第2部分比第1部分高,第2部分的掺杂剂的浓度比第1部分的掺杂剂的浓度高。第2导电体位于硅氧化物的第2部分上。第1层叠体位于第2导电体上,包括第1磁性层、第2磁性层及第1磁性层与第2磁性层之间的第1绝缘层。
  • 磁存储装置及磁存储装置的制造方法-202111023374.1
  • 五十岚太一 - 铠侠股份有限公司
  • 2021-08-30 - 2022-03-18 - H01L27/105
  • 实施方式提供误动作被抑制的磁存储装置。一实施方式的磁存储装置具备:第1导电体;第1导电体上的非晶质的第2导电体;第2导电体上的第1元件,第1元件具备导入有掺杂剂的氧化硅;第1元件上的第3导电体;及第3导电体上的第1层叠体。第1层叠体包括第1磁性层、第2磁性层及第1磁性层与第2磁性层之间的第1绝缘层。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top