[发明专利]用于计算机的数据输入/输出控制电路及其方法

权利要求书

1、一种计算机数据输入/输出控制电路，其含有在一扩展槽和多个输入/输出装置之间传送数据的扩展输入/输出板，包括：

一比较器，具有多个所述扩展输入/输出板并用来存贮自扩展槽输出的板ID值并用来将所存贮的板ID值和外部设置的板ID值进行比较；

一板ID值验证单元，当由所述板ID值比较器比较的二值相同时，通过向扩展槽输出所存贮的板ID值来验证是否在扩展输入/输出板之中存在有一相应的扩展输入/输出板；

一输入/输出端口选择单元，当一相应的扩展输入/输出板由所述板ID值验证单元验证了时，用来在使用自扩展槽输出的端口ID值的输入/输出端口中选择一所希望的端口；和

由所述输入/输出端口选择单元所选择的多个输入/输出端口，用来在扩展槽和输入/输出装置中所选择的相应的输入/输出装置之间形成一数据传送通道。

2、如权利要求1所述的电路，其中，所述板ID值比较器具有一用来对自一个扩展槽的地址端点输出的板ID值进行译码的译码器；

一“与”门，用来对译码一板ID值而使所述译码器输出的信号和自扩展槽输出的写信号相“与”；

一锁存器，当由已译码的板ID值和写信号相“与”的所述“与”门的输出信号所启动之后用来存贮自扩展槽的数据端点输出的板ID值；

一板ID值置位单元，用来外部设置一板ID值；和

一比较器，用来对自所述锁存器输出的板ID值和由板ID值置位单元所设置的板ID值进行比较。

3、如权利要求2所述的电路，其中，所述板ID值验证单元包括一用来对译码器的输出信号、自扩展槽输出的读信号、和自比较器输出的信号相“与”的“与”门；和在被所述“与”门的输出信号启动之后用来缓冲存贮在锁存器内的板ID值的缓冲器。

4、如权利要求2所述的电路，其中，所述输入/输出端口选择单元包括：

一译码器，用来对自扩展槽的地址端点输出的端口ID值译码；

一“与”门，用来对译码端口ID值而使译码器输出的信号和自扩展槽输出的写信号相“与”；

一锁存器，用来在对译码端口ID值和写信号相“与”的“与”门的输出信号启动之后存贮自扩展槽的数据端点输出的端口ID值；和

一译码器，用来在对端口ID值译码的译码器的输出信号和比较器的输出信号启动之后对自锁存器输出的端口ID值译码。

5、一种计算机数据输入/输出控制方法，其步骤包括：

存贮CPU通过一扩展槽输出的板ID值并比较所存贮的板ID值和一外部设置的板ID值是否相同的板ID值比较步骤；

当所述板ID值比较步骤的比较结果为二值相同时通过一扩展槽向CPU输出所存贮的板ID值来验证某个扩展输入/输出板是否存在在多个扩展输入/输出板之中的板ID值验证步骤；和

当所述板ID值验证步骤的结果是存在一相应的扩展输入/输出板时根据通过一扩展槽自所述CPU输出的一端口ID值来在多个输入/输出端口中选择一所希望的端口以形成一数据传送通道的输入/输出选择步骤。

6、如权利要求5的方法，其中，所述板ID值比较步骤包括对CPU通过扩展槽的地址端点输出的板ID值译码的板ID值译码步骤；

当CPU通过扩展槽输出被译码信号和写信号时存贮自扩展槽的数据端点输出的板ID值的板ID值存贮步骤；和

将所存贮的板ID值和外部设置的板ID值进行比较看其二者是否相同并将所比较的结果送至板ID值验证步骤和输入端口选择步骤的比较步骤。

7、如权利要求6所述的方法，其中，当由所述板ID值译码步骤所译码的信号、自所述比较步骤所输出的信号和自扩展槽输出的读信号被施加时，所述板ID值验证步骤直接输出在所述板ID值存贮步骤中所存贮的板ID值。

8、如权利要求6所述的方法，其中，所述输入/输出端口选择步骤包括：

当在板ID值验证步骤中存在一扩展输入/输出端口时对CPU通过扩展槽的地址端点输出的端口ID值译码的端口ID值译码步骤；

当所译码的端口ID值和CPU通过扩展槽输出的写信号被施加时存贮通过扩展槽的数据端点CPU输出的端口ID值的端口ID值存贮步骤；和

当在端口ID值译码步骤中所译码的信号和在比较步骤中的输出信号被施加时由在端口ID值存贮步骤中所存贮的译码的端口ID值选择一相应的输入/输出端口的输入/输出选择步骤。