[发明专利]能预激励的升压电路器件和半导体存储器

说明书

本发明涉及半导体存储器件，更具体说涉及例如为具有通过升压驱动的输出电路执行相继或连续的读出功能的SDRAM(同步动态随机存取存储器)和VRAM(视频随机存取存储器)所采用的有效技术。

采取由升压产生的字线选择信号的DRAM(动态随机存取存储器)型式是众所周知的，其中升高的电压由升压电路产生。设有这种升压电路的D RAM已经被披露，例如，公开于1991年9月19日的JP-A-3-214669中。

为了能用较小的占用区连续地以增加了的速度操作有读比特数据功能的SDRAM或VRAM，本发明人认为，驱动数据输出电路的输出部件(包括两个推挽连接的N-沟MOSFET)的驱动器部件必须以提升的电压操作，把电压高于电源电压的驱动信号送入输出部件，以防止由于接在电源电压端的MOSFET阈值电压的限制使输出信号电平降低。

同时，本发明人发现，在执行充电激励(抽运)操作的多个MOS-FET是由一个开关(切换)工作的自举电路电压来驱动以力求增大构成产生提升电压的升压电路器件之操作效率的情况下，当传送串行输出数据的第1个数据时，加到数据输出电路输出部件上的升压不足会引起存取延迟与输出电压不足。为了解决此问题，可以想到的是，用产生连续振荡脉冲信号来产生提升的电压，但是，这个方法会造成电流损耗增加。

特别是对以相当低的3伏电压操作的半导体存储器件来说，其数据输出电路中的电平裕度很小，而且除非用提升的电压来驱动数据输出电路，否则就不可能达到足够的输出电平。如果升压电路器件中由MOSFET按二极管方式连接来进行激励操作，那末，则由于MOSFET阈值电压引起的电平损失而不可能获得所希望的提升的电压。因此，用于升压电路器件的激励电路需要采用自举电路来控制MOSFET的开关操作，从而实现激励操作。采用这种自举电路，在第1激励操作期内不会有提升的电压，因此实示上没有进行升压操作。

本发明的目的是提供一种能够进行预激励操作的升压电路器件。

本发明的另一个目的是提供一种降低其功耗、达到提高输出操作速度以及防止输出电平恶化的半导体存储器件。

本发明的再一个目的是提供一种降低其功耗、达到提高输出操作速度以及防止输出电平恶化的结构简单的半导体存储器件。

通过结合附图作出详细描述，本发明的上述和其它目的以及新的特点将会更加清楚。

根据本发明的一个方案，一种升压电路器件包括：可用第一电源以第一电压操作并响应于一个控制信号来提供提升到高于第一电源之第一电压的第二电压之第二电源的激励电路装置；一个响应预定的输入信号来产生一个单脉冲的单发脉冲发生器；以及一个响应该单脉冲和输入时钟信号来产生控制时钟信号的控制电路，其中，与输入时钟信号同步地产生所述预定输入信号，而该控制时钟信号包括一个与该单脉冲相应的预激励脉冲和与输入时钟信号相应并跟随预激励脉冲的多个时钟脉冲。

根据本发明的另一个方案，一个数据输入电路包括两个推挽式连接的以相继或连续地输出读出数据的MOSFET，以及用来产生提升的电压以便供给数据输出电路的升压电路器件包括：两个开关MOSFET，其中的切换操作是受一个输给MOSFET的输入脉冲信号同步控制的，以执行激励电路中的激励操作，其中供给MOSFET栅极的控制信号是由于自举操作而提升的。在数据读出操作之前，在该激励电路内完成预激励操作。

因为激励电路由于自身的预激励操作产生所需的提升的电压，当实际的读操作开始时，用预定的提升电压有利于数据输出电路的操作。

图1是本发明一个实施例的DRAM基本部分的示意图。

图2A、2B是应用本发明一个实施例的数据输出电路基本部分的图象。

图3是说明本发明一个实施例的一种升压电路器件的基本操作的时序图。

图4是说明为本发明一个实施例的升压电路器件所采用的激励电路图。

图5是本发明一个实施例的升压电路器件的示意框图。

图6是说明图5升压电路器件操作的时序图。

图7是图5实施例的一个特例的电路图。

图8是本发明一个实施例的一种升压电路器件的电路图。

图9是本发明一个实施例的一种升压电路器件的电路图。

图10是本发明一个实施例的DRAM的示意图。

图11是本发明一个实施例的SDRAM基本部分的略图。

图1是按照本发明一个实施例的DRAM基本部分的示意图。图1所示的各个电路元件与DRAM的其它电路元件一起形成在单个半导体衬底上，例如，单晶硅半导体衬底上，用众所周知的半导体集成电路制造技术形成。