[发明专利]光纤接收器的时钟抽取电路

说明书

本发明涉及时钟抽取电路。更具体地说，本发明涉及一种适合于单片集成制造的、用于光纤接收器的时钟抽取电路，该电路利用时钟再现的嵌套(nested)锁相环和差分网络的频率锁定环。

本申请与1988年5月17日提交，现已授权给Heinz B.Mader的(申请号194947专利号4914401)滤波器的实现与控制的文献相关。美国专利4914401所公开内容在此结合作为参考。

发送数字信息的一种已知技术是使用非归零编码(NRZ编码)数据流，即二进制“1”由1比特时间的1或高电平表示，二进制“0”由1比特时间的0或低电平表示。该NRZ编码方案允许将大约2倍于可设有归零码的数据放置在数据流中，在归零码中，二进制0由1比特时间的0电平表示，二进制1是以这种方式的脉冲，即只在一半的1比特时间里达到1电平。因此在每个数据比特后，归零编码信号返回到0(或维持为0)

光纤信道上的通信常常需要接收机从NRZ编码数据流中抽取时钟信号用于重新确定时序。当然，对精确数据传输而言，重要的是使时钟抽取电路的可靠性和精度达到最高。

理论上说，实际时钟抽取电路应适合于用双极技术单块集成。为最大限度地降低生产成本，该时钟抽取电路的设计应保证高级性能而无须生产调整。此外，该时钟抽取电路应与器件的绝对容差无关。

本发明的主要目的是提供一种为NRZ编码数据接收机所用的可靠而精确的时钟抽取电路。本发明另一目的是提供一种适合于以双极性器件集成并对器件的绝对容差不敏感的时钟抽取电路。

按照本发明的时钟抽取电路包括：

用于对带时钟数据流的输入信号进行差分以产生输入数据差分信号的装置；

响应所述输入数据差分信号以再生所述时钟信号的嵌套锁相环，其特征在于：所述嵌套锁相环有一个主锁相环和一个内部锁相环，所述主锁相环包括一个用于产生第一振荡信号的压控晶体振荡器，所述内部锁相环包括响应内部环路振荡器控制电压，以乘上所述第一振荡信号的频率进而产生所述时钟信号的压控振荡器响应。

按照本发明的最佳实施例，为光纤接收器电路使用的时钟抽取电路在用于从所接收数据信号中再现时钟信号的嵌套锁相环布局中配置有电压受控晶体振荡器。该嵌套锁相环中辅助的内部环路乘以电压受控晶体振荡器的频率以得到光纤通信应用中所需的较高频率的时钟信号。

按照本发明的另一方面，该最佳实施例在频率锁定环布局中利用与低通滤波器的信号差分以重现时钟信号。此外，还提出了基于可调低通滤波器的电压受控振荡器和适合于控制频率锁定环布局中低通滤波器的积分器。

参照附图，阅读以下更详细说明，可进一步清楚了解本发明目的、特点和优点，附图中：

图1是按本发明构造的最优时钟抽取网络的方框图；

图2是用于说明图1中时钟抽取网络的操作的时序图；

图3是图1中低通滤波器最佳结构的原理性电路图；

图4是说明图1和3中低通滤波网络额外细节的方框图；

图5是按照图1、3和4布局的滤波器和延迟元件的瞬态仿真分析结果的曲线图；

图6是按照本发明一个方面的最佳电压受控振荡器的方框图；

图7是图6中压控振荡器的原理性电路图。

以下结合从光纤通信网络的NRZ编码信号中抽取时钟信号的一个特定的最佳实施例对本发明加以说明。本领域技术人员应了解，本发明的特征和优点也可适用于其它方案，这并未偏离本发明的精神。

参考图1，本发明的该最佳实施例包括一个带有串联连接的二阶低通滤波器(PF1、LPF2和LPF3的网络的接收器。第一滤波器LPF1接收输入线IN上的NRZ编码数据信号，以已知方式对数据信号滤波以从噪声因素考虑限制所接收信号的带宽。

所采用的第二和第三低通滤波器LPF2和LPF3分别提供对滤波后数据信号R的延迟。正如从图2中可见，低通滤波器LPF2的输出信号S将滤波后数据信号R延迟1/4比特时间。低通滤波器LPF3提供另一个1/4比特时间的延迟以产生输出信号T。这样，信号T从滤波后数据信号R起延迟了1/2比特时间。

引入由低通滤波器LPF2和LPF3形成的延迟是为差分目的而延迟滤波后数据信号R。低通滤波器LPF1的输出R和低通滤波器LPF3的输出T是异或(X0R)、即异门8的输入，该异门产生一个差分输出信号X。简单地说，XOR门8在其输入线(R和T信号)中的一个并仅仅一个为高时，产生一个高输出(差分输出信号X)。如图2所示，输出信号X对滤波数据信号R的每个数据跃迁有1/2比特时间标称宽度的脉冲。