[发明专利]具有抑制衬底漏电结构的GaN HEMT器件与制作方法

说明书

本发明提供了一种具有抑制衬底漏电结构的GaNHEMT器件，包括：衬底，以及形成于衬底上的缓冲层；第一P+型掺杂区与第一N+型掺杂区；其中，第一P+型掺杂区形成于缓冲层中；第一N+型掺杂区形成于部分第一P+型掺杂区的表层，且第一P+型掺杂区包裹第一N+型掺杂区；GaNHEMT结构；形成于缓冲层的顶端；其中，GaNHEMT结构包括栅极金属层与漏极金属层；栅极金属层与漏极金属层沿水平方向排列；其中，第一N+型掺杂区覆盖漏极金属层的下方区域，且延伸到第一掺杂区域；第一掺杂区域表征了栅极金属层与漏极金属层之间的下方区域。该方案解决了缓冲层产生漏电通道导致的器件的漏电流的加剧的问题，进而避免出现器件提前击穿现象，实现了器件性能的提高。

技术领域

本发明涉及半导体器件领域，尤其涉及具有抑制衬底漏电结构的GaN HEMT器件与制作方法。

背景技术

氮化镓(GaN)材料被称为第三代宽禁带半导体，也是新一代的功率半导体，相比前两代半导体材料具有更高的性能参数，更容易满足大功率、高温和恶劣环境应用的新要求。在电力电子应用上，AlGaN/GaN异质结构因其很强的极化效应，在界面处形成量子势阱，产生了具有高电子迁移率、高密度的二维电子气(2DEG)。功率半导体器件的主要特点就是耐压以及大电流，Si材料目前受限的原因不仅是在高频领域，另一点就是在大电压功率器件中，它的导通电阻也会比GaN等材料大，从而大大降低了功率密度和器件开关特性。GaNHEMT则在高压下显示出了较好的大电压与低电阻特性，因此在如何提高GaN HEMTs在高压下的稳定性是研究的重点问题。

在GaN HEMTs器件的缓冲层(Buffer layer)中存在晶体生长过程中产生的损伤，比如氮空位、线位错，以及非故意掺杂引入的杂质，比如氧和硅。当器件漏端(Drian)施加大电压时，缓冲层在不断增强的垂直电场影响下，电子会穿过缓冲层产生漏电通道，从而加剧了器件的漏电流，严重时会导致器件提前击穿。

因而，研发一种可以抑制衬底的漏电的新型GaN HEMT器件，成为本领域技术人员亟待要解决的技术重点。

发明内容

本发明提供一种具有抑制衬底漏电结构的GaN HEMT器件与制作方法，以解决缓冲层产生漏电通道，进而导致的器件的漏电流的加剧的问题。

根据本发明的第一方面，提供了一种具有抑制衬底漏电结构的GaN HEMT器件，包括：

衬底，以及形成于所述衬底上的缓冲层；

第一P+型掺杂区与第一N+型掺杂区；其中，所述第一P+型掺杂区形成于所述缓冲层中，且不接触所述衬底；所述第一N+型掺杂区形成于部分所述第一P+型掺杂区的表层，且所述第一P+型掺杂区包裹所述第一N+型掺杂区；

GaN HEMT结构；形成于所述缓冲层的顶端；其中，所述GaN HEMT结构包括栅极金属层与漏极金属层；所述栅极金属层与所述漏极金属层沿水平方向排列；

其中，所述第一N+型掺杂区覆盖所述漏极金属层的下方区域，且延伸到第一掺杂区域；所述第一掺杂区域表征了所述栅极金属层与所述漏极金属层之间的下方区域。

可选的，所述第一P+型掺杂区中掺杂有镁离子，所述第一N+型掺杂区掺杂有硅离子。

可选的，所述第一P+型掺杂区中的掺杂浓度为1*10¹⁷～2*10¹⁷cm-3；第一N+型掺杂区的掺杂浓度为2*10¹⁸～6*10¹⁸cm-3。

可选的，所述GaN HEMT结构还包括：

沟道层与势垒层，所述沟道层与所述势垒层沿垂直方向依次形成于所述缓冲层上的；其中，所述沟道层覆盖所述第一P+型掺杂区、所述第一N+型掺杂区以及部分所述缓冲层的表面；