[发明专利]半导体结构及其制作方法、检测方法

说明书

本公开实施例公开了一种半导体结构及其制作方法以及检测方法，半导体结构包括：衬底；第一介质层，位于衬底上，且衬底以及第一介质层被划分为沿第一方向分布的第一区域和第二区域；第一方向垂直于第二方向，第二方向为衬底的厚度方向；多个第一导电通孔结构，位于第一区域以及第二区域中，每个第一导电通孔结构沿第二方向从第一介质层延伸至衬底中；至少一个检测结构，至少一个检测结构位于第二区域中，每个检测结构均包括一个第一导电通孔结构以及至少一个第二导电通孔结构，每个第二导电通孔结构沿第二方向从第一介质层延伸至衬底中；所述检测结构用于检测第一导电通孔结构的漏电情况；第二介质层，位于衬底以及第一导电通孔结构之间。

技术领域

本公开涉及半导体技术领域，具体地，涉及一种半导体结构及其制作方法、检测方法。

背景技术

随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中三维封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。硅通孔(TSV，Throught Silicon Via)技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在晶圆上制作出许多垂直互连TSV结构来实现不同芯片之间的电互连。TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。

然而，TSV技术仍然面临着一些挑战，例如TSV结构中铜扩散的情况时有发生，TSV中的铜扩散会造成一定的漏电，使得影响芯片的性能。如何及时的监测TSV中的漏电以避免更大的损失，成为亟待解决的问题。

公开内容

有鉴于此，第一方面，本公开实施例提出一种半导体结构，包括：

衬底；

第一介质层，位于所述衬底上，且所述衬底以及所述第一介质层被划分为沿第一方向分布的第一区域和第二区域；所述第一方向垂直于第二方向，所述第二方向为所述衬底的厚度方向；

多个第一导电通孔结构，位于所述第一区域以及所述第二区域中，每个所述第一导电通孔结构沿所述第二方向从所述第一介质层延伸至所述衬底中；

至少一个检测结构，所述至少一个检测结构位于所述第二区域中，每个所述检测结构均包括一个所述第一导电通孔结构以及至少一个第二导电通孔结构，每个所述第二导电通孔结构沿所述第二方向从所述第一介质层延伸至所述衬底中；所述检测结构用于检测所述第一导电通孔结构的漏电情况；

第二介质层，位于所述衬底以及所述第一导电通孔结构之间。

上述方案中，所述第一导电通孔结构延伸至所述衬底的深度大于所述第二导电通孔结构延伸至所述衬底的深度。

上述方案中，每个所述检测结构均包括一个第一导电通孔结构以及多个第二导电通孔结构。

上述方案中，所述第一导电通孔结构的材料以及所述第二导电通孔结构的材料均包括金属材料，且所述第一导电通孔结构的材料与所述第二导电通孔结构的材料相同或不同。

上述方案中，所述半导体结构还包括：第三导电通孔结构，所述第三导电通孔结构与所述第二导电通孔结构的结构基本相同。

上述方案中，所述第一区域包括器件区域，所述第二区域包括切割道区域。

上述方案中，所述第二导电通孔结构包括沿第二方向依次堆叠的第一子导电通孔结构、第二子导电通孔结构、第三子导电通孔结构，所述第一子导电通孔结构位于所述衬底中，所述第二子导电通孔结构以及所述第三子导电通孔结构位于所述第一介质层中。