[发明专利]具有高沟道迁移率的SiCMOSFET及其制备方法在审

专利信息
申请号: 202211412721.4 申请日: 2022-11-11
公开(公告)号: CN115548125A 公开(公告)日: 2022-12-30
发明(设计)人: 王丕龙;杨玉珍;秦鹏海 申请(专利权)人: 深圳佳恩功率半导体有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L29/16;H01L29/10;H01L29/06;H01L21/336
代理公司: 武汉聚信汇智知识产权代理有限公司 42258 代理人: 刘丹
地址: 518000 广东省深圳市宝安区西*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 具有 沟道 迁移率 sicmosfet 及其 制备 方法
【权利要求书】:

1.具有高沟道迁移率的SiCMOSFET,其特征在于,包括:衬底,所述衬底上方依次设有N-漂移层、N+漂移层和p+源区层,N-漂移层、所述N+漂移层和所述p+源区层的内部由内至外依次设有栅极、氧化层、N型块和P型块,所述N+源区层的顶部设有源极金属层,所述衬底下方设有漏极金属层。

2.具有高沟道迁移率的SiCMOSFET的制备方法,应用如权利要求1所述的具有高沟道迁移率的SiCMOSFET,其特征在于:包括以下步骤:

S1,在SiC衬底的顶部依次通过外延工艺生成N-漂移区和N+漂移层;

S2,在所述N-漂移区和所述N+漂移层上蚀刻出一凹槽a,采用外延工艺在该凹槽a的内部生成SiC层,并采用离子注入形成N型块;

S3,在所述N型块上蚀刻出一凹槽b,采用外延工艺在该凹槽b的内部生成SiC层,并采用离子注入形成P型块;

S4,在N+漂移层的上方采用通过外延工艺生成p+源区层;

S5,将p+源区层的上方用于蚀刻工艺,蚀刻出一由所述p+源区层至所述N-漂移层的凹槽c,所述凹槽c依次贯穿所述p+源区层、N型块和N-漂移层;

S6,采用通过低压热壁化学气相沉积法在凹槽c的表面沉积一层氧化层;

S7,在所述氧化层上设置栅极;

S8,在所述N+源区层上设置源极金属层;

S9,采用机械减薄的方式去掉所述衬底,在所述N-漂移层的底部设置漏极金属层。

3.根据权利要求2所述的具有高沟道迁移率的SiCMOSFET的制备方法,其特征在于:所述步骤S1中,所述N-漂移区的厚度为10μm,掺杂浓度为1×1014cm-3~2×1014cm-3

4.根据权利要求2所述的具有高沟道迁移率的SiCMOSFET的制备方法,其特征在于:所述步骤S1中,所述N+漂移层的厚度为5μm,掺杂浓度为1×1017cm-3~2×1017cm-3

5.根据权利要求2所述的具有高沟道迁移率的SiCMOSFET的制备方法,其特征在于:所述P型块和所述N型块的深度、厚度以及采用的注入能量和注入剂量均完全一致。

6.根据权利要求2所述的具有高沟道迁移率的SiCMOSFET的制备方法,所述步骤4中,所述p+源区层的厚度为3μm。

7.根据权利要求2所述的具有高沟道迁移率的SiCMOSFET的制备方法,所述步骤6中,所述氧化层为SiO2

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳佳恩功率半导体有限公司,未经深圳佳恩功率半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202211412721.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top