[发明专利]使用金字塔流为电路设计生成布局的系统和方法

说明书

本公开涉及使用金字塔流为电路设计生成布局的系统和方法。电路设计系统被配置为生成集成电路的电路设计。该电路设计系统包括布局工具，该布局工具被配置为生成包括金字塔的第一层中的对象和第一层中的目标之间的流的图形。布局工具在第一层中的每个对象中生成金字塔的第二层中的对象集群。第一层和第二层的对象包括电路设计中的电路块。布局工具在第一层中的每个目标中生成金字塔的第二层中的目标集群。第一层和第二层中的目标包括集成电路的子区域。布局工具生成从第二层中的对象到第二层中的目标的流，以用于电路块的布局。

技术领域

本公开涉及电子电路设计，更具体地，涉及用于使用多层金字塔(pyramid)中的流为集成电路的电路设计生成布局的系统和方法。

背景技术

现场可编程门阵列(FPGA)是一种包括可编程互连和可编程逻辑块的集成电路(IC)。互连和逻辑块在FPGA中制造后是可编程的。在专用集成电路(ASIC)中，逻辑电路和互连通常在制造后具有比FPGA少得多的可配置特征。一般来说，ASIC可以实现比FPGA更大的电路设计，因为ASIC旨在更有效地使用IC裸片区域，但ASIC设计流通常比配置FPGA更昂贵和复杂。结构化专用集成电路(ASIC)具有介于标准ASIC和FPGA之间的中间特征。结构化ASIC可以具有与FPGA相同的基本逻辑结构，同时通过在集成电路中的金属层之间配置过孔(via)，可以进行掩模编程而不是现场编程。通过在金属接触件之间放置或不放置过孔，可以在结构化ASIC中替换FPGA中的每个配置位。

发明内容

根据本公开的一个实施例，提供了一种使用集成电路布局工具来布局集成电路的电路设计的方法，所述方法包括：生成包括金字塔的第一层中的对象和目标的图形；在所述第一层中的每个对象中生成所述金字塔的第二层中的对象集群，其中，所述第二层与所述第一层不同；在所述第一层中的每个目标中生成所述第二层中的目标集群，其中，所述第一层和所述第二层中的对象包括所述电路设计中的电路块，并且其中，所述第一层和所述第二层中的目标包括所述集成电路的子区域；以及生成从所述第二层中的对象到所述第二层中的目标的第一流，以用于所述电路块的输出布局，所述输出布局满足所述集成电路的至少一个约束。

根据本公开的一个实施例，提供了一种非暂态计算机可读存储介质，包括存储在其上的指令，所述指令用于使计算机执行使用集成电路布局工具来布局集成电路的电路设计的方法，所述方法包括：生成图形，所述图形包括金字塔的第一层中的对象和所述金字塔的第一层中的目标之间的第一流；在所述第一层中的每个对象中生成所述金字塔的第二层中的对象集群，其中，所述第二层与所述第一层不同；在所述第一层中的每个目标中生成所述金字塔的第二层中的目标集群，其中，所述第一层和所述第二层中的对象包括所述电路设计中的电路块，并且其中，所述第一层和所述第二层中的目标包括所述集成电路的子区域；以及生成从所述第二层中的对象到所述第二层中的目标的第二流，以用于所述电路块的布局，所述布局满足所述集成电路的至少一个面积约束。

根据本公开的一个实施例，提供了一种电路设计系统，被配置为生成集成电路的电路设计，所述电路设计系统包括：布局工具，被配置为生成图形，所述图形包括金字塔的第一层中的对象和所述金字塔的第一层中的目标之间的第一流，其中，所述布局工具在所述第一层中的每个对象中生成所述金字塔的第二层中的对象集群，其中，所述第二层不同于所述第一层，其中，所述第一层和所述第二层中的对象包括所述电路设计中的电路块，其中，所述布局工具在所述第一层中的每个目标中生成所述金字塔的第二层中的目标集群，其中，所述第一层和所述第二层中的目标包括所述集成电路的子区域，并且其中，所述布局工具生成从所述第二层中的对象到所述第二层中的目标的第二流，以用于所述电路块的布局，所述布局满足所述集成电路的至少一个约束。

附图说明

图1是示出网络图G的示例的图示，该网络图G对应于用于集成电路(IC)器件中的布局合法化的运输问题(transportation problem)的公式化(formulation)。

图2A是示出在对象分割子过程期间从金字塔中顶层L上的对象OL到顶层L上的目标TL的流的图示。